-
MSP430单片机中的WDT研究
引 言 软件的可靠性一直是一个关键问题。任何使用软件的人都可能会经历计算机死机或程序跑飞的问题,这种情况在嵌入式系统中也同样存在。由于单片机的抗干扰能力有限,在工业现场的仪器仪表中,常会由于电压不稳、
-
基于多路移相时钟的瞬时测频模块设计
本文所提出的基于多路移相时钟的等精度瞬时测频模块具有电路简单，性价比高的特点，可用于捷变频脉冲调制雷达脉内测频。最为核心的测频电路完全在FPGA内部构建，输入的标准时钟仅为10 MHz，不仅减小了布线和制板的难度，而且大幅提高了模块的抗干扰能力保证了测量精度。整个测频模块用一块板卡实现，通过测试达到预期效果，证明该设计方案具有很高的实用性。
-
MSP430单片机中的WDT研究
引 言 软件的可靠性一直是一个关键问题。任何使用软件的人都可能会经历计算机死机或程序跑飞的问题,这种情况在嵌入式系统中也同样存在。由于单片机的抗干扰能力有限,在工业现场的仪器仪表中,常会由于电压不稳、
-
如何控制IC的功耗
如何控制IC的功耗
-
基于 PIC18F8520 的 GPS 精准时钟实现
基于 PIC18F8520 的 GPS 精准时钟实现
-
大型设计中FPGA的多时钟设计策略
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要
-
利用锁相时钟抑制串模干扰
目前广泛使用的3 1/2~5 1/2位数字电压表（DVM），大多选用双积分式或多重积分式单片A/D转换器。其优点是电路简单，抗串模干扰能力强，成本较低。只要设计的时钟频率F0恰好等于50HZ的整倍数，电网串模干扰就被完全抑制
-
FPGA低功耗设计注意事项
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度
-
FPGA低功耗设计注意事项
FPGA低功耗设计注意事项
-
FPGA低功耗设计注意事项
FPGA低功耗设计注意事项
-
FPGA的低功耗设计分析
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 尽管基于90nm工艺的FPGA的功耗已低于先
-
FPGA的低功耗设计分析
FPGA的低功耗设计分析
-
FPGA的低功耗设计分析
FPGA的低功耗设计分析
-
自适应时钟技术在芯片设计与验证中的应用
0 引言 随着半导体工艺的迅速发展，嵌入式处理器和DSP的设计越来越复杂，其开发调试工作也日趋重要，因此处理器平台提供强大的调试系统已成为设计中必不可少的一部分。 嵌入式处理器调试系统使用硬件仿真器
-
时钟脉冲边沿整形电路
-
iPhone闹钟遭遇冬令时尴尬
北京时间11月1日晚间消息，据国外媒体周一报道，由于欧洲已开始实施冬令时，而苹果iPhone手机操作系统的一处漏洞导致手机闹钟推迟一个小时。iPhone的普通时钟可以自动应对冬令时，将时间自动后调一个小时。但闹钟却不
-
基于WM8994设计智能手机的诀窍
如今，智能手机中以应用为中心的设计已经成为主流趋势，同时这类设计中的外设功能如各种调制解调器已经被卸载到各种独立的芯片组中。导致这种结果的原因有许多，一部分是由于激烈的市场竞争所致，包括那种希望通
-
基于WM8994设计智能手机的诀窍
基于WM8994设计智能手机的诀窍
-
怎样降低IC的功耗
在许多设计中，功耗已经变成一项关键的参数。在高性能设计中，超过临界点温度而产生的过多功耗会削弱可靠性。在芯片上表现为电压下降，由于片上逻辑不再是理想电压条件下运行的那样，功耗甚至会影响时序。为了处
-
嵌入式时钟管理器在设计中困扰工程师的几大问题
目前，在嵌入式产品的研发中，低档微处理器软件多采用裸机开发模式实现。在这种开发模式中，常有如下需求： (1) 在经历特定的时间段后，执行特定操作； (2) 根据给定周期执行特定操作。 传统的作法是利用
