-
Follow the Money：浅析2024年上半年最赚钱的十家国内芯片设计上市公司
数智化或者智能网联给国内芯片行业带来了新的机会，同时一些市场也开始回暖，从而推动了芯片设计业净利润十强在上半年实现了营收和净利润增长。但是规模做大和生态做强仍然是急迫的任务，而且更严格的上市规则和不易的兼并收购，促使芯片设计业要加速从cooperation转型到eco-operation。
-
芯原股份选用Arteris互连IP助力其高性能SoC设计
Arteris FlexNoC 5互连IP的物理感知功能可增强时序收敛，缓解线路拥塞并减少设计迭代，从而实现更可靠的芯片设计
-
安谋科技与兆易创新深化技术合作，携手共赢Arm MCU创芯机遇
8月15日，安谋科技（中国）有限公司（以下简称“安谋科技”）与业界领先的半导体器件供应商兆易创新科技集团股份有限公司（以下简称“兆易创新”）共同宣布，双方将进一步加强在嵌入式芯片设计、微控制器产品规划等方面的技术合作，签署一项多年期的Arm Total Access技术授权订阅许可协议，携手共赢Arm MCU“芯”机遇。
-
毛德操老师《RISC-V CPU芯片设计：香山源代码剖析》新书发布会在北京举办
2024年6月14日，由浙大网新科技股份有限公司首席科学家、中国开源软件推进联盟专家委员会副主任委员、著名计算机专家毛德操老师撰写的新书《RISC-V CPU芯片设计：香山源代码剖析》在北京中关村创新中心正式发布。中国工程院院士倪光南、北京开源芯片研究院首席科学家包云岗、中国开源软件推进联盟张侃，来自奕斯伟、摩尔线程、中科海芯、进迭时空、中科彼岸、芯动科技、兆易创新等企业代表，以及“香山”项目组代表、“一生一芯”优秀学员、开源芯片爱好者及媒体代表共计100余人现场参加新书发布会，线上共计1800余人观看发布会直播。
-
Follow the Money：2023年最赚钱的十家国内芯片设计上市公司及其整体表现
尽管相较2022年有所下滑，但2023年最赚钱的十家国内芯片设计上市公司的净利润总额超过了159家A股和港股上市内地半导体企业利润总额的55%，但是其市值之和仅占159家上市半导体公司总市值的20%左右。他们还有什么表现？
-
使用大面积分析提升半导体制造的良率
大面积分析技术可以预防、探测和修复热点，从而将系统性、随机性和参数缺陷数量降至最低，并最终提高良率
-
新思科技与英特尔深化合作，以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计
芯片制造商与EDA解决方案和广泛的IP组合紧密合作，能够提升产品性能并加快上市时间
-
新思科技计划收购Ansys，进一步强化从芯片到系统设计全球领导地位
芯片设计技术的领导者与仿真分析技术的领导者强强联合，在人工智能的强力驱动下，满足合作伙伴在电路与物理两大领域相互融合的相关需求
-
亿铸科技荣获2023中国半导体芯片设计创新奖
2024年1月15日 – 2024年1月10日-17日，中国科技领域最有影响力的大会之一，WIM 2023(World Innovators Meet，世界创新者年会)正式启幕。会上，亿欧联合“芯榜”发布《2023中国半导体芯片设计创新奖TOP10》榜单，亿铸科技荣誉登榜。
-
芯片设计行业前景
随着科技的飞速发展，芯片已经成为了现代社会中不可或缺的一部分。从智能手机、电脑到汽车、工业设备，几乎所有的电子产品都离不开芯片的支持。因此，芯片设计行业的前景备受关注。本文将从技术发展、市场需求和政策支持等方面，探讨芯片设计行业的未来发展趋势。
-
作为“燃灯者”的芯耀辉：推动国内高速Chiplet接口IP不断破局
毋庸置疑的是，与“摩尔定律”紧密相关单芯片晶体管数量和工艺几何尺寸演进正在迎来一个“奇点时刻”。与此同时，终端应用的高算力需求依然在不断推高单芯片Die尺寸，在光罩墙的物理性制约之下，众多芯片设计厂商在芯片工艺与良率的流片成本以及严苛的上市时间的平衡度上正在遭遇越来越严峻的挑战。
-
芯华章与芯擎科技建立深度合作 软硬件协同开发加速车规级芯片创新
12月4日，系统级验证EDA解决方案提供商芯华章，与国产高端车规芯片设计公司芯擎科技正式建立战略合作。双方强强联手，芯擎科技导入芯华章相关EDA验证工具，赋能车规级芯片和应用软件的协同开发，助力大规模缩短产品上市周期，加速新一代智能驾驶芯片创新。
-
硅谷：设计师利用生成式AI 辅助芯片设计
像半导体设计这样如此具有挑战性的工作并不多见。在显微镜下，NVIDIA H100 Tensor Core GPU（上图）这样最先进的芯片看起来就像一个精心规划的大都市，由数百亿个晶体管组成，把它们连接起来的线比人的头发丝还细 1 万倍。
-
新思科技与Arm持续深化合作，加速先进节点定制芯片设计
全球领先的新思科技IP解决方案和AI驱动型EDA全面解决方案与“Arm全面设计”相结合，大幅加速复杂SoC设计的上市时间
-
迎战高端芯片设计挑战，合见工软提供了哪些“神器”？
近日，第11届EEVIA年度中国硬科技媒体论坛暨产业链研创趋势展望研讨会在深圳召开，上海合见工业软件集团产品工程副总裁孙晓阳在会上发布了主题为“把握芯片设计关键核心，助力国产EDA新格局”的演讲。
-
eda工具是什么？常用eda工具的性能对比
EDA即电子设计自动化，是英语 Electronic Design Automation 的缩写，指利用计算机辅助设计(CAD)软件，来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘(photoplotter)的胶带。
-
CEVA加入三星SAFE™晶圆代工计划 加速面向移动、消费、汽车、无线基础设施和物联网市场的芯片设计
全球领先的无线连接、智能感知技术及定制SoC解决方案的授权许可厂商CEVA, Inc. (纳斯达克股票代码： CEVA)宣布加入三星先进晶圆代工生态系统(Samsung Advanced Foundry Ecosystem, SAFE™)，利用三星的先进晶圆代工工艺，帮助获得CEVA授权的厂商简化芯片设计并加快产品上市速度。
-
江波龙上海总部项目封顶，预计2024年底前交付使用
（全球TMT2023年7月28日讯）2023年7月28日，江波龙上海总部项目封顶仪式在中国(上海)自由贸易试验区临港新片区举行。江波龙上海总部位于临港新片区滴水湖科创总部湾核心区，项目于2021年启动建设，占地面积约14亩，总建筑面积约4.3万平方米，可容纳超过800名研发人员...
-
新思科技IP 组合在台积公司3纳米工艺上实现首次流片成功，加速先进芯片设计
基于台积公司N3E工艺的广泛IP组合能够助力AI、移动和HPC 等新兴领域实现业界领先的功耗、性能和面积（PPA） 要点： 基于台积公司N3E工艺技术的新思科技IP能够为希望降低集成风险并加快首次流片成功的芯片制造商建立竞争优势 符合标准规范的...
-
Microchip启动多年期3亿美元投资计划，扩大在印度业务布局
投资计划包括为生产设施、工程实验室、人才招聘提供资金，以及为地区技术联盟和教育机构提供支持
