-
基于DSP的1553B总线通讯检测仪的设计
本文介绍的基于DSP的1553B总线通讯模块的设计，采用TI公司TMS320F206DSP芯片进行数字信号处理，用FPGA进行现场反复编程，降低了设计成本，满足了1553B通讯模块的开发需求。
-
IDT 推出10G串行缓冲器
IDT™ 公司（Integrated Device Technology, Inc.）推出业界首个基于串行 RapidIO® 的 10G 串行缓冲器存储解决方案，进一步巩固了在无线基础设施架构设计的领导地位。
-
基于DSP与AD9852的任意信号发生器
本文在发动机电控单元（ECU）硬件在环仿真系统的设计中，使用TMS320 LF2407A控制2片AD9852产生2路同步的任意信号，仿真发动机工作时的真实信号。
-
基于DSP的1553B总线通讯检测仪的设计
本文介绍的基于DSP的1553B总线通讯模块的设计，采用TI公司TMS320F206DSP芯片进行数字信号处理，用FPGA进行现场反复编程，降低了设计成本，满足了1553B通讯模块的开发需求。
-
IDT 推出10G串行缓冲器
IDT™ 公司（Integrated Device Technology, Inc.）推出业界首个基于串行 RapidIO® 的 10G 串行缓冲器存储解决方案，进一步巩固了在无线基础设施架构设计的领导地位。
-
基于DSP的铁路客车辅助电源系统
简要地介绍了辅助电源系统的组成以及DC／DC模块和DC／AC模块主电路的结构和工作原理，详细介绍了系统的控制思想并介绍了软件编程的流程图。结合在运用中遇到的实际问题，介绍了改进的方法和效果。
-
基于DSP与AD9852的任意信号发生器
本文在发动机电控单元（ECU）硬件在环仿真系统的设计中，使用TMS320 LF2407A控制2片AD9852产生2路同步的任意信号，仿真发动机工作时的真实信号。
-
基于DSP和FPGA的高精度数据采集卡设计
本文采用DSP+FPGA的方案，由硬件控制A/D转换和数据存储，最大限度地提高系统的信号采集和处理能力。
-
基于DSP和FPGA的高精度数据采集卡设计
本文采用DSP+FPGA的方案，由硬件控制A/D转换和数据存储，最大限度地提高系统的信号采集和处理能力。
-
CEVA 推出CEVA-X1641高性能QUAD-MAC DSP
CEVA 公司宣布推出备受业界关注的 CEVA-X DSP 内核系列的最新成员 -- CEVA-X1641™ ，与 CEVA-X 指令集架构 (ISA) 完全兼容。
-
TI 推出业界最低功耗可编程DSP
日前，德州仪器 (TI) 宣布，其超低功耗可编程 DSP 产品系列又添新成员——TMS320C5506 DSP。
-
CEVA 推出CEVA-X1641高性能QUAD-MAC DSP
CEVA 公司宣布推出备受业界关注的 CEVA-X DSP 内核系列的最新成员 -- CEVA-X1641™ ，与 CEVA-X 指令集架构 (ISA) 完全兼容。
-
TI 推出业界最低功耗可编程DSP
日前，德州仪器 (TI) 宣布，其超低功耗可编程 DSP 产品系列又添新成员——TMS320C5506 DSP。
-
TI 推出业界最低功耗可编程DSP
日前，德州仪器 (TI) 宣布，其超低功耗可编程 DSP 产品系列又添新成员——TMS320C5506 DSP。
-
TI 推出业界最低功耗可编程DSP
日前，德州仪器 (TI) 宣布，其超低功耗可编程 DSP 产品系列又添新成员——TMS320C5506 DSP。
-
TI 推出业界最低功耗可编程DSP
TI 推出业界最低功耗可编程DSP
-
基于DSP E1—16XS的硬件开发平台设计
介绍数字信号处理器E1—16XS开发平台的设计；详细说明该处理器和存储器的连接以及I／0的扩展方法，并配合相关的电路图加以说明，使读者能够快速了解该处理器平台的设计方法。
-
NuFront借力Xtensa处理器开发手机电视基带DSP
NuFront借力Xtensa处理器开发手机电视基带DSP
-
基于DSP E1—16XS的硬件开发平台设计
介绍数字信号处理器E1—16XS开发平台的设计；详细说明该处理器和存储器的连接以及I／0的扩展方法，并配合相关的电路图加以说明，使读者能够快速了解该处理器平台的设计方法。
-
基于DSP E1—16XS的硬件开发平台设计
介绍数字信号处理器E1—16XS开发平台的设计；详细说明该处理器和存储器的连接以及I／0的扩展方法，并配合相关的电路图加以说明，使读者能够快速了解该处理器平台的设计方法。
