FPGA

关注309人关注

我要报错

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

基于TMS320C6455的视频动目标检测装置设计

摘要：介绍一种基于高速DSP芯片TMS320C6455构建的视频动目标检测装置，有效地利用6455的大容量内存空间等特点，采用EDMA功能实现了高速数据传输的乒乓缓冲结构设计，软件设计是基于背景更新的动目标检测算法，测试结

数字电源
2011-07-16

动目标检测 TMS320C6455 BSP FPGA
基于FPGA的IP核8051上实现TCP/IP的设计

该便携式接触网故障信号分析仪采用图形化程序设计语言LabVIEW开发设计, 可实现数据的高速实时采集、在线分析、自动存储、显示等功能。高速数字化仪NI PXI- 5112卡采样速度高、性能稳定可靠, 适宜对高速变化信号的实时监测。将软件安装在PXI- 1042工控机上, 具有体积小、抗干扰能力强、携带方便等特点, 同时具有故障性质判断、故障定位功能。该系统目前已经在石家庄变电所现场运行, 效果良好。

电子设计自动化
2011-07-15

IP核 TCP/IP UIP协议栈 FPGA
基于FPGA的智能变送器的设计与实现

摘要：根据工业应用的实际需要以及网络通信发展的功能要求，提出了基于FPGA智能变送器控制系统的总体方案，设计了以XILINX公司的Spartan3系列XC3S4005PO208C可编程逻辑器件为主控制器、DM9000A为以太网通信接口、SJA

测试测量
2011-07-15

智能变送器模拟输出 BSP FPGA
FPGA控制下面阵CCD时序发生器设计及硬件实现

摘要在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上，对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台，使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0

电子设计自动化
2011-07-14

控制发生器 CCD FPGA
播洒FPGA的种子助力中国人才培养

Altera的2011亚洲创新设计大赛和电子设计文章竞赛正如火如荼地进行着，笔者有幸对其发起人、组织者－Altera公司大学计划中国地区项目总负责人徐平波先生进行了专访。徐平波先生虽已年过六旬，长期坚持游泳，神采奕奕

电子设计自动化
2011-07-13

工程师 Altera FPGA技术 FPGA
基于FPGA的NAND Flash ECC校验

摘要基于Flash存储器的Hamming编码原理，在Altera QuartusⅡ7．0开发环境下，实现ECC校验功能。测试结果表明，该程序可实现每256 Byte数据生成3 Byte的ECC校验数据，能够检测出1 bit错误和2 bit错误，对于1 bit错误

电子设计自动化
2011-07-13

Flash NAND ECC FPGA
FPGA控制下面阵CCD时序发生器设计及硬件实现

摘要在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上，对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台，使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0

线性电源
2011-07-12

控制发生器 CCD FPGA
FPGA时钟设计

摘要：在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。

电子设计自动化
2011-07-11

时钟 PLD BSP FPGA
基于FPGA的自适应波束形成算法实现

　1 引言　　在雷达及声纳信号处理系统中，波束形成算法通常采用DSP软件编程实现，控制逻辑电路采用CPLD来完成，这种方法具有软件编程灵活、功能易于扩展的优点，但对于实时性能要求很高的系统，如雷达、声纳探测和

电子设计自动化
2011-07-11

指令波束形成算法自适应波束形成 FPGA
基于FPGA的实时中值滤波器硬件实现

针对高清图像在中值滤波预处理过程中排序量多、速度慢的特点，提出适合邻域图像并行处理机的分块存储方法。在流水线结构下，1个时钟周期可以并行处理32个3×3邻域的中值滤波运算，实现了高速、实时的1 920×1 080灰度图像中值滤波器。

电子设计自动化
2011-07-11

硬件实现滤波器中值滤波 FPGA
赛灵思ISE 13.2增加重置功能，提高28nm FPGA验证效率

可编程平台厂商赛灵思公司（Xilinx,Inc.）近日宣布推出最新版 ISE® 13.2 设计套件，为28nm 7系列产品，包括将于近期面世的Virtex-7 VX485T提供支持。同时，最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业

消费电子
2011-07-11

赛灵思 SE PLANAHEAD FPGA
基于FPGA的自适应波束形成算法实现

　1 引言　　在雷达及声纳信号处理系统中，波束形成算法通常采用DSP软件编程实现，控制逻辑电路采用CPLD来完成，这种方法具有软件编程灵活、功能易于扩展的优点，但对于实时性能要求很高的系统，如雷达、声纳探测和

数字电源
2011-07-09

指令波束形成算法自适应波束形成 FPGA
一种多路图像采集系统的软件设计

工业现场因为环境复杂，实时性要求高，常常需要对一处或多处重要位置同时进行监控，且能够在需要时切换其中一幅画面全屏显示。这就要求设计一种实时视频监控系统，既能够满足工业现场应用的特殊环境，具有体积小、功

测试测量
2011-07-08

软件设计图像采集系统 SRAM FPGA
赛灵思推出最新版ISE® 13.2设计套件

21ic讯赛灵思公司（Xilinx,Inc.)日前宣布推出最新版 ISE® 13.2 设计套件，为28nm 7系列产品，包括将于近期面世的Virtex-7 VX485T提供支持。同时，最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业界最高密

电子设计自动化
2011-07-08

赛灵思 SE PLANAHEAD FPGA
基于FPGA的四阶IIR数字滤波器

摘要：采用FPGA实现四阶IIR数字滤波器，通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB，阻带衰减大于32dB。常用的数字滤波器有ＦＩＲ数字滤波器和ＩＩＲ数字滤波器。ＦＩＲ数字滤波器具有精

显示光电
2011-07-07

RSQUO IIR数字滤波器 BSP FPGA
基于赛灵思FPGA的硬件加速技术打造高速系统

该平台采用可编程逻辑实现片上系统，以 MicroBlaze ™ CPU或 PowerPC® CPU 作为其核心。 CPU 为操作系统与用户空间应用软件运行 MLE Linux 软件栈。由于采用 MicroBlaze 或PowerPC 作为主 CPU，当运行嵌入式Linux 操作系统外加强大加密功能时该系统显然无法提供所需要的计算性能。况且也无法改变物理硬件。为了实现系统加速，我们使用可编程系统把计算从软件域转移到硬件侧。

电子设计自动化
2011-07-06

CPU 赛灵思硬件加速 FPGA
基于FPGA的改进DES算法的实现

介绍了DES算法原理，详细分析了子密钥生成、S盒和轮函数的设计。将DES算法采用资源优先方案，在轮函数内部设置流水线架构，提高了整体处理速度；简化子密钥与原始密钥的生成关系，实现子密钥在迭代过程的动态分发；利用双重case语句实现S盒的变换功能，加快算法执行速度。运用硬件描述语言Verilog,采用自顶向下的设计思想,在FPGA平台上实现了改进DES算法的功能。

电子设计自动化
2011-07-06

函数 DES BSP FPGA
莱迪思发布符合PCI Express 2.0规范的低成本FPGA

21ic讯莱迪思半导体公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的规范。针对最近PCI – SIG研讨会上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通过了符合P

电子设计自动化
2011-07-06

PCI 莱迪思 EXPRESS FPGA
一种多路图像采集系统的软件设计

工业现场因为环境复杂，实时性要求高，常常需要对一处或多处重要位置同时进行监控，且能够在需要时切换其中一幅画面全屏显示。这就要求设计一种实时视频监控系统，既能够满足工业现场应用的特殊环境，具有体积小、功

数字电源
2011-07-06

软件设计图像采集系统 SRAM FPGA
一种基于FPGA控制全彩大屏幕显示的设计

一种基于FPGA控制全彩大屏幕显示的设计

嵌入式教程
2011-07-05

控制大屏幕显示 BSP FPGA

首页上一页 229 230 231 232 233 234 235 236 237 238 下一页尾页

lmlj0502
snowsword
mcu430
Testtof
xscc
lingcoln
wangyin2111
heg77
kslwzzl
jhcj2014
jhcj2014
huazai123456
漫漫游之游
verifone
knight_21ic
yangling1011go
buaahjm
WZQ3
幽梦轩
yize_21

FPGA

基于TMS320C6455的视频动目标检测装置设计

基于FPGA的IP核8051上实现TCP/IP的设计

基于FPGA的智能变送器的设计与实现

FPGA控制下面阵CCD时序发生器设计及硬件实现

播洒FPGA的种子助力中国人才培养

基于FPGA的NAND Flash ECC校验

FPGA控制下面阵CCD时序发生器设计及硬件实现

FPGA时钟设计

基于FPGA的自适应波束形成算法实现

基于FPGA的实时中值滤波器硬件实现

赛灵思ISE 13.2增加重置功能，提高28nm FPGA验证效率

基于FPGA的自适应波束形成算法实现

一种多路图像采集系统的软件设计

赛灵思推出最新版ISE® 13.2设计套件

基于FPGA的四阶IIR数字滤波器

基于赛灵思FPGA的硬件加速技术打造高速系统

基于FPGA的改进DES算法的实现

莱迪思发布符合PCI Express 2.0规范的低成本FPGA

一种多路图像采集系统的软件设计

一种基于FPGA控制全彩大屏幕显示的设计

相关标签

关注此标签的用户(309人)

热门活动

课程视频