摘要:提出一种红外解码IP核在SoPC系统中的设计与实现方案,重点研究红外系统的数据编码和传输机制,红外解码电路的HDL设计,IP核的制作及在SoPC系统中的应用。该方案的红外发送接收芯片分别是TC9012和DS338S,在DE2
基于SOPC的红外解码IP核设计与实现
21ic讯 S2C宣布,一家总部位于日本的高级图形知识产权(IP)供应商,TAKUMI 公司,已成功在S2C基于FPGA的快速原型验证系统上实现了一系列图形IP核,包括GS3000和GSV3000 IP核。这些TAKUMI IP核已在FPGA里充分验证,可
导读:这些年来,由于产品的设计的高精度和高性能产品对元器件的质量有比较高的要求,因此元器件等产品的高可靠性就成为人们考考虑的主要问题,处于对这种情况的考虑,基于目前测试技术的提高,我们将探讨一下将来各
半导体IP供应商CAST公司今日宣布对其提供的JPEG编码器IP核进行功能及性能优化。系统设计师现在有两个速率控制选项可以选择,用于调试JPEG压缩功能的特定应用程序:·有限缓冲,基于模块的速率控制可为缓冲和传
AMBA总线SoC系统IP核的即插即用研究
引言 在IC(integrated circuit.集成电路)发展到超大规模阶段的今天,基于IP(Intellectual Property,知识产权)核的IC设计及其再利用是保证SoC(system onchip,片上系统)开发效率和质量的重要手段。如果能
基于VHDL语言的IP核验证
21ic讯 赛灵思公司在摩纳哥格里马尔迪会议中心举行的 2012 年 WDM 和下一代光网络大会上宣布推出前向纠错 (FEC) IP 核的延伸系列。该系列产品包括 GFEC、eFEC 和高增益 FEC(xFEC)解决方案,用于控制信号传输错误,
21ic讯 赛灵思公司(Xilinx, Inc.)在摩纳哥格里马尔迪会议中心举行的 2012 年 WDM 和下一代光网络大会上宣布推出前向纠错 (FEC) IP 核的延伸系列。该系列产品包括 GFEC、eFEC 和高增益 FEC(xFEC)解决方案,用于控
对MegaCore的生成从头至尾操作了一遍,说实话很是复杂,不过,大家都知道quartus的IP可以直接拿来用的,大大节省了开发时间,而且其代码是绝对优化的;所有的前奏都操作成功,设置没什么问题,开始对生成的fft.vhd文件
关于quartus生成IP核的仿真出错问题的解决
摘要:以Altera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软
导读:这些年来,由于产品的设计的高精度和高性能产品对元器件的质量有比较高的要求,因此元器件等产品的高可靠性就成为人们考考虑的主要问题,处于对这种情况的考虑,基于目前测试技术的提高,我们将探讨一下将来各
基于FPGA的DDS IP核设计
对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应
采用NioslI的SOPC系统的LCD显示驱动IP核方案设计
采用NioslI的SOPC系统的LCD显示驱动IP核方案设计
PCI Express协议实现与验证
摘要:介绍了SoPC(System on a Programmable Chip)系统的概念和特点,给出了基于PLB总线的异步串行通信(UART)IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UARTIP核可以正