-
基于FPGA的IP核8051上实现TCP/IP的设计
该便携式接触网故障信号分析仪采用图形化程序设计语言LabVIEW开发设计, 可实现数据的高速实时采集、在线分析、自动存储、显示等功能。高速数字化仪NI PXI- 5112卡采样速度高、性能稳定可靠, 适宜对高速变化信号的实时监测。将软件安装在PXI- 1042工控机上, 具有体积小、抗干扰能力强、携带方便等特点, 同时具有故障性质判断、故障定位功能。该系统目前已经在石家庄变电所现场运行, 效果良好。
-
基于Q-Coder算术编码器的IP核设计
1 概述 JPEG2000[1,2]是新的静止图像压缩标准，它具有的多种特性使得它有着广泛的应用前景。目前为止，JPEG2000的解决方案比较少，并且其中的绝大部分是软件解决方案：Jasper[3]软件是经IEC JTC1/SC29/WG1小组推荐
-
PCI接口IP核的DVB码流接收系统设计
PCI接口IP核的DVB码流接收系统设计
-
参数化可配置IP核浮点运算器的设计与实现
参数化可配置IP核浮点运算器的设计与实现
-
CAN总线控制器IP核代码分析
include "timescale.v"// synopsys translate_on`include "can_defines.v" module can_top( `ifdef CAN_WISHBONE_IF wb_clk_i, wb_rst_i, wb_dat_i, wb_dat_o, wb_cyc_i, wb_stb_i, wb_we_i,
-
线性调频信号基于FPGA IP核的脉冲压缩设计
摘要：为实现线性调频信号的数字脉冲压缩，设计一个FPGA硬件平台，并着重提出一种基于FPGA IP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真，设计完成后对系统软、硬件进行了全面测试，并根据实测数
-
SOC总线即插即用的实现
SOC总线即插即用的实现
-
CAN总线控制器IP核代码分析
include "timescale.v"// synopsys translate_on`include "can_defines.v" module can_top( `ifdef CAN_WISHBONE_IF wb_clk_i, wb_rst_i, wb_dat_i, wb_dat_o, wb_cyc_i, wb_stb_i, wb_we_i,
-
CAST推出新的视频和图像处理压缩IP核
21ic讯 CAST公司目前为视频和图像IP核系列产品推出了最新的图像缩放、视频去隔行和图形加速IP核。CAST之前提供了应用最广泛和可用性最高的视频和图像压缩IP系列之一，它具有H.264、JPEG2000和五种JPEG版本。最新的处
-
线性调频信号基于FPGA IP核的脉冲压缩设计
摘要：为实现线性调频信号的数字脉冲压缩，设计一个FPGA硬件平台，并着重提出一种基于FPGA IP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真，设计完成后对系统软、硬件进行了全面测试，并根据实测数
-
Leon3的接口配置设计
Leon3的接口配置设计
-
Leon3的接口配置设计
Leon3的接口配置设计
-
CAST推出新的视频和图像处理压缩IP核
21ic讯 CAST公司目前为视频和图像IP核系列产品推出了最新的图像缩放、视频去隔行和图形加速IP核。CAST之前提供了应用最广泛和可用性最高的视频和图像压缩IP系列之一，它具有H.264、JPEG2000和五种JPEG版本。最新的处
-
莱迪思和FLEXIBILIS推出FES–HSR IP核
21ic讯 莱迪思半导体公司和Flexibilis Oy日前宣布了即可获取Flexibilis以太网交换（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太网第2层，每个端口具有Gigabit的转换能力。支持Gigabit光纤和Gigabit双
-
Tensilica IP核出货量超10亿，预计2012年达20亿
Tensilica近日宣布，于2011年5月迎来了其里程碑式的发展历程—Tensilica DPU（数据处理器）量产超10亿。Tensilica DPU年度出货量超5亿，并且计划在2012年年底累计出货量达20亿—短短18个月内翻一倍。 Tensilica总裁兼
-
Tensilica IP核出货量达10亿 预计2012年达20亿
21ic讯 Tensilica今日宣布，于2011年5月迎来了其里程碑式的发展历程—Tensilica DPU（数据处理器）量产超10亿。Tensilica DPU年度出货量超5亿，并且计划在2012年年底累计出货量达20亿—短短18个月内翻一倍
-
基于OCP-IP的SOC总线即插即用的实现
基于OCP-IP的SOC总线即插即用的实现
-
JPEG解码器IP核的设计与实现
摘要：介绍了基于静止图像压缩标准JPEG解码器IP核的设计与实现。设计采用适于硬件实现的IDCT算法结构，通过增加运算并行度和流水线技术相结合的方法以提高处理速度。根据Huffman码流特点，采用新的Huffman并行解码硬
-
JPEG解码器IP核的设计与实现
JPEG解码器IP核的设计与实现
-
Tensilica成为首家支持DTS广播和DTS DMP的IP核供应商
Tensilica日前宣布，成为首家获得DTS广播和DTS DMP（数字媒体播放器）认证的音频IP（自主知识产权）核供应商。该项认证基于Tensilica HiFi 2和HiFi EP音频DSP（数字信号处理器）IP核以及优化的软件程序，为开发人员提
