VERILOG

关注150人关注

我要报错

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

CY7C68013与FPGA接口的Verilog HDL实现

0 引言USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5 Mbit/s，全速12 Mbit/

电子设计自动化
2012-02-09

FPGA HDL CY7C68013 VERILOG
CY7C68013与FPGA接口的Verilog HDL实现

0 引言USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5 Mbit/s，全速12 Mbit/

数字电源
2012-02-07

FPGA HDL CY7C68013 VERILOG
verilog PS2键盘解码源程序

之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助

单片机
2012-01-06

解码源程序 PS2键盘 VERILOG
基于Verilog的顺序状态逻辑FSM的设计与仿真

硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言支持早期的行为结构设计的概念，以及其后层次化结构设计的实

电子设计自动化
2011-12-14

仿真电平 VERILOG语言 VERILOG
Verilog HDL阻塞属性探究及其应用

Verilog HDL中，有两种过程赋值方式，即阻塞赋值(blocking)和非阻塞赋值(nonblocking)。阻塞赋值执行时，RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成，计算完毕，立即更新。在执行时

模拟
2011-09-02

阻塞阻塞赋值 HDL VERILOG
基于Verilog HDL滤波器的设计

　现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无

通信技术
2011-08-19

滤波器小波滤波 HDL VERILOG
基于Verilog简易UART的FPGA/CPLD实现

基于Verilog简易UART的FPGA/CPLD实现

嵌入式教程
2011-08-08

UART BSP FPGA/CPLD VERILOG
博客园正式支持Verilog语法着色功能

博客园正式支持Verilog语法着色功能

嵌入式教程
2011-05-10

AD BSP RESET VERILOG
ST-BUS总线接口模块的Verilog HDL设计

ST-BUS总线接口模块的Verilog HDL设计

嵌入式教程
2011-04-07

总线接口接口模块 HDL VERILOG
verilog中阻塞赋值和非阻塞赋值

verilog中阻塞赋值和非阻塞赋值

嵌入式教程
2011-03-19

进程时钟阻塞赋值 VERILOG
PLD/FPGA硬件语言设计verilog HDL

PLD/FPGA硬件语言设计verilog HDL

嵌入式教程
2011-03-12

PLD FPGA HDL VERILOG
Verilog HDL与VHDL及FPGA的比较分析

　Verilog HDL　　优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。　　缺点：很多错误在编译的时候不能被发现。　　VHDL　　优点：语法严谨，层次结构清晰。　　缺点：熟悉时间长，不够灵

数字电源
2011-01-11

布线 VHDL FPGA VERILOG
Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL与VHDL及FPGA的比较分析

嵌入式教程
2011-01-11

布线 VHDL FPGA VERILOG
基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

本设计是一种基于FPGA(现场可编程门阵列)的液晶显示控制器。与集成电路控制器相比，FPGA更加灵活，可以针对小同的液晶显示模块更改时序信号和显示数据。FPGA的集成度、复杂度和面积优势使得其日益成为一种颇具吸引力

数字电源
2010-12-08

硬件描述语言液晶显示控制器 FPGA VERILOG
基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

嵌入式教程
2010-12-08

硬件描述语言液晶显示控制器 FPGA VERILOG
夏宇闻老师谈FPGA工程师的入门学习

　1. 必须清楚自己究竟适合不适合做工程师。看看自己的性格特点，是不是特别安静，又耐得住寂寞。因为FPGA工程师是一个辛苦的工作，不但要通过不断学习研究提升自己的设计水平，还要经常性的熬夜加班敲写代码，如果

充电吧
2010-11-08

工程师 BSP FPGA VERILOG
FPGA控制DM9000A进行以太网数据收发的Verilog实现

本文为实现高速数据的实时远程传输处理,提出了采用FPGA直接控制DM9000A进行以太网数据收发的设计思路，实现了一种低成本、低功耗和高速率的网络传输功能，最高传输速率可达100Mbps。 DM9000A简介

电子设计自动化
2010-08-18

以太网 DM9000A FPGA VERILOG
FPGA控制DM9000A进行以太网数据收发的Verilog实现

本文为实现高速数据的实时远程传输处理,提出了采用FPGA直接控制DM9000A进行以太网数据收发的设计思路，实现了一种低成本、低功耗和高速率的网络传输功能，最高传输速率可达100Mbps。 DM9000A简介

数字电源
2010-08-16

以太网 DM9000A FPGA VERILOG
基于Verilog HDL的UART模块设计与仿真

摘要：通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子

电子设计自动化
2010-07-27

仿真 UART HDL VERILOG
verilog PS2键盘解码程序

之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助

单片机
2010-06-20

解码程序 BSP PS2键盘 VERILOG

首页上一页 1 2 3 4 5 6 7 8 9 下一页尾页

shuangbang
dcf866553
cdwujinshan
lele4090039
lilijiang2
chen217
liuliuqiu1212
啦啦啦德玛西亚1
peak0210
HPJ_0123
电脑小白09
c475301174
mingpu21
徐俊成123
徐俊成123
徐俊成123
徐俊成123
徐俊成123
hyrzwwy
hyrzwwy

VERILOG

CY7C68013与FPGA接口的Verilog HDL实现

CY7C68013与FPGA接口的Verilog HDL实现

verilog PS2键盘解码源程序

基于Verilog的顺序状态逻辑FSM的设计与仿真

Verilog HDL阻塞属性探究及其应用

基于Verilog HDL滤波器的设计

基于Verilog简易UART的FPGA/CPLD实现

博客园正式支持Verilog语法着色功能

ST-BUS总线接口模块的Verilog HDL设计

verilog中阻塞赋值和非阻塞赋值

PLD/FPGA硬件语言设计verilog HDL

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL与VHDL及FPGA的比较分析

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

夏宇闻老师谈FPGA工程师的入门学习

FPGA控制DM9000A进行以太网数据收发的Verilog实现

FPGA控制DM9000A进行以太网数据收发的Verilog实现

基于Verilog HDL的UART模块设计与仿真

verilog PS2键盘解码程序

相关标签

关注此标签的用户(150人)

热门活动

课程视频