VERILOG

关注人关注

我要报错

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

基于ESL并采用System C和System Verilog的设计流程

　ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法，在这种抽象层次上，设计人员可以对芯片特性进行功能性的描述，而没有必要求助于硬件（RTL）实现的具体细节。当今

模拟
2012-07-23

SYSTEM VERILOG SYSTEMC SYSTEMVERILOG
用VHDL/VerilogHD语言开发PLD/FPGA的完整流程

用VHDL/VerilogHD语言开发PLD/FPGA的完整流程

嵌入式教程
2012-05-21

FPGA VHDL PLD VERILOG
Verilog串口UART程序

========================================================================== //----------------------------------------------------- // Design Name : uart // File Name : uart.v // Function : S

数字电源
2012-03-23

BSP INPUT 串口UART VERILOG
Verilog串口UART程序

Verilog串口UART程序

嵌入式教程
2012-03-23

BSP INPUT 串口UART VERILOG
可以将第三方的IP(来自VHDL或Verilog)吸纳到NI FlexRIO应用中么？

如果适配器模块是由NI公司开发的，那么不需要任何VHDL或其他硬件描述语言的经验。所有的FPGA编程均通过NI LabVIEW FPGA模块和NI-RIO驱动程序软件以图形化的方式完成。如果该适配器模块是由第三方开发的，则或许提供定

测试测量
2012-03-21

VHDL RIO FLEX VERILOG
Verilog模拟PS2协议的方法

PS2协议读键盘值相当简单嘛，比模拟SPI、I2C简单多了...下面介绍一下具体过程.1.明确接线关系，只需接4根线，VCC要+5V，3.3我测试过不能用，时钟和数据线要用bidir双向口线，FPGA可以不用外接上拉电阻。另外，USB键盘

数字电源
2012-03-19

模拟 EDGE PS2协议 VERILOG
Verilog模拟PS2协议的方法

Verilog模拟PS2协议的方法

嵌入式教程
2012-03-19

模拟 EDGE PS2协议 VERILOG
基于FPGA和Verilog的液晶显示控制器设计

液晶显示器由于具有低压、微功耗、显示信息量大、体积小等特点，在移动通信终端、便携计算机、GPS卫星定位系统等领域有广泛用途，成为使用量最大的显示器件。液晶显示控制器作为液晶驱动电路的核心部件通常由集成电路

显示光电
2012-02-16

FPGA 液晶显示控制器控制器设计 VERILOG
基于FPGA和Verilog的液晶显示控制器设计

液晶显示器由于具有低压、微功耗、显示信息量大、体积小等特点，在移动通信终端、便携计算机、GPS卫星定位系统等领域有广泛用途，成为使用量最大的显示器件。液晶显示控制器作为液晶驱动电路的核心部件通常由集成电路

数字电源
2012-02-14

FPGA 液晶显示控制器控制器设计 VERILOG
CY7C68013与FPGA接口的Verilog HDL实现

0 引言USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5 Mbit/s，全速12 Mbit/

电子设计自动化
2012-02-09

FPGA HDL CY7C68013 VERILOG
CY7C68013与FPGA接口的Verilog HDL实现

0 引言USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5 Mbit/s，全速12 Mbit/

数字电源
2012-02-07

FPGA HDL CY7C68013 VERILOG
verilog PS2键盘解码源程序

之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助

单片机
2012-01-06

解码源程序 PS2键盘 VERILOG
基于Verilog的顺序状态逻辑FSM的设计与仿真

硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言支持早期的行为结构设计的概念，以及其后层次化结构设计的实

电子设计自动化
2011-12-14

仿真电平 VERILOG语言 VERILOG
Verilog HDL阻塞属性探究及其应用

Verilog HDL中，有两种过程赋值方式，即阻塞赋值(blocking)和非阻塞赋值(nonblocking)。阻塞赋值执行时，RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成，计算完毕，立即更新。在执行时

模拟
2011-09-02

阻塞 HDL 阻塞赋值 VERILOG
基于Verilog HDL滤波器的设计

　现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无

通信技术
2011-08-19

滤波器 HDL 小波滤波 VERILOG
基于Verilog简易UART的FPGA/CPLD实现

基于Verilog简易UART的FPGA/CPLD实现

嵌入式教程
2011-08-08

UART BSP FPGA/CPLD VERILOG
博客园正式支持Verilog语法着色功能

博客园正式支持Verilog语法着色功能

嵌入式教程
2011-05-10

AD BSP RESET VERILOG
ST-BUS总线接口模块的Verilog HDL设计

ST-BUS总线接口模块的Verilog HDL设计

嵌入式教程
2011-04-07

总线接口接口模块 HDL VERILOG
verilog中阻塞赋值和非阻塞赋值

verilog中阻塞赋值和非阻塞赋值

嵌入式教程
2011-03-19

进程时钟阻塞赋值 VERILOG
PLD/FPGA硬件语言设计verilog HDL

PLD/FPGA硬件语言设计verilog HDL

嵌入式教程
2011-03-12

FPGA HDL PLD VERILOG

首页上一页 1 2 3 4 5 6 7 8 9 下一页尾页

VERILOG

基于ESL并采用System C和System Verilog的设计流程

用VHDL/VerilogHD语言开发PLD/FPGA的完整流程

Verilog串口UART程序

Verilog串口UART程序

可以将第三方的IP(来自VHDL或Verilog)吸纳到NI FlexRIO应用中么？

Verilog模拟PS2协议的方法

Verilog模拟PS2协议的方法

基于FPGA和Verilog的液晶显示控制器设计

基于FPGA和Verilog的液晶显示控制器设计

CY7C68013与FPGA接口的Verilog HDL实现

CY7C68013与FPGA接口的Verilog HDL实现

verilog PS2键盘解码源程序

基于Verilog的顺序状态逻辑FSM的设计与仿真

Verilog HDL阻塞属性探究及其应用

基于Verilog HDL滤波器的设计

基于Verilog简易UART的FPGA/CPLD实现

博客园正式支持Verilog语法着色功能

ST-BUS总线接口模块的Verilog HDL设计

verilog中阻塞赋值和非阻塞赋值

PLD/FPGA硬件语言设计verilog HDL

相关标签

关注此标签的用户(人)

热门活动

课程视频