VERILOG
关注人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
-
ST-BUS总线接口模块的Verilog HDL设计
结合某专用通信系统E1接口转换板的设计，本文对ST-BUS总线进行了介绍，讨论了ST-BUS总线接口收发模块的设计方法，给出了Verilog HDL实现和模块的时序仿真图。
-
使用Verilog实现基于FPGA的SDRAM控制器
介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。
-
写代码(C或Verilog)没有前途！不要为金钱而工作
-
Icarus Verilog
Icarus Verilog
-
你们都能答上吗？(各企业笔试实录）
a) 什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？
-
你们都能答上吗？(各企业笔试实录）
你们都能答上吗？(各企业笔试实录）
-
你们都能答上吗？(各企业笔试实录）
你们都能答上吗？(各企业笔试实录）
