EDA

Future Horizons:预计半导体08年出现复苏

12月9日消息，Future Horizons分析师日前表示，2007年全球半导体业整体表现低迷，不过预计2008年情况会出现好转。据国外媒体报道，2007年上半年全球集成电路(IC)销售额较2006年下半年下降6%，今年第三季度才开始缓慢

信息安全SOPC硬件平台的架构设计

本文针对SOPC的特点进行信息安全平台设计，分析了信息安全平台的需求，总结其设计应遵循的原则；在此基础上提出一个信息安全SOPC硬件平台架构模型，并专门针对Nios II进行了详细设计。

CADENCE改进企业验证产品提高工程师效率

Cadence设计系统公司宣布为Cadence® Incisive® Enterprise验证产品系列添加全新技术，让工程师团队能够解决多模式手机、游戏机和HD-DVD播放器等产品越来越复杂的芯片设计问题。Incisive技术目前为新开发的开

前端总线FPGA高性能计算解决方案（Xilinx）

赛灵思公司（Xilinx, Inc.）今天宣布开始正式发放高性能计算行业首款针对Intel前端总线（FSB）的FPGA加速解决方案商业许可。

Tensilica授权eASIC标准钻石处理器核

本文为2007硅谷AsiaPressTourⅡ报道系列 结构ASIC以后来者的姿态出现在嵌入式系统市场，建立一个完整的生态体系是它能否得到认可的关键。 2007年11月26日，结构ASIC的倡导者eASIC和Tensilica公司共同宣布达成合作协

DRAM市场基础继续恶化 预计08年资本开支下滑超过30%

Friedman Billings Ramsey & Co. Inc.(FBR)分析师Mehdi Hosseini日前表示，“根据三星日前的报告，我们分析2008年上半年DRAM内存市场基础继续恶化，大多数DRAM供应商，尤其韩国之外的厂商2008年资本开支出现大幅削减

基于FPGA的可配置通信平台设计

本文设计了一种基于FPGA的、通用可配置的通信开发与测试平台。针对不同信道编码和调制方式的组合，通过采用实时软硬件重构技术，该平台可以在短期内完成相应通信系统的构建、验证和配置。

变参数RS编码器IP核的设计与实现

设计了一种码长可变、纠错能力可调的RS 编码器。该RS 编码器可对常用的RS 短码进行编码, 可做成IP 核, 为用户提供了很大的方便

Cadence喜迎第100家Encounter Timing System用户

Cadence设计系统公司宣布创新的 Cadence® Encounter® Timing System 签收解决方案自从一年前推出以来，已经为100家客户所采用和配置。Encounter Timing System目前已经被TSMC、Freescale 半导体和智原科技.等

意法半导体硬盘加密模块率先达到最严格的安全标准

意法半导体硬盘驱动器系统芯片(SoC) 的领导厂商在硬盘驱动器数据存储电路方面取得重大技术进步，成为美国标准技术协会(NIST)FIPS 140-2 Level 3预认证厂商名单上的第一个安全硬盘驱动器系统芯片IP厂商。 ST的经过认证

Vector网络接口产品线采用Altera FPGA

NEC重组 电子主力业务将外包

NEC电子宣布，其主力业务的系统LSI(大规模集成电路)将从新一代产品开始委托给外部企业生产。最早将从2009年开始委托给合作伙伴东芝等厂商。同时正式宣布了业务体制重组计划。计划称，将于2008年4月将6家半导体生产子

最新Altium Designer 6.8升级版（Altium）

Altium Limited为 Altium Designer 新增了突破性的三维 PCB 可视化引擎，让所有设计师体验逼真的板卡设计。

CycloneIII版NiosII嵌入式评估套件（Altera）

Altera公司宣布开始提供新的Cyclone® III版Nios® II嵌入式评估套件。

华讯：向GPS芯片提供商迈进

这两年，GPS应用非常火热，车载导航、集成GPS的手机及便携设备被看做应用的亮点。在西安，2004年成立并于前年底在国内第一家推出GPS芯片的企业华讯认为，虽然今年GPS应用遭遇了系统开发的挫折，但GPS市场将在明后两年