分频器

关注110人关注

我要报错

模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。

PIC单片机指令周期计算

PIC单片机的每四个时钟周期为一个内部指令周期例如：8MHz的晶振,则内部指令周期为1/(8/4)= 0.5 uS实例一：35us， 8MHz的晶振, 8位定时器, 分频比1/2 , 初值 E4实例二：156.25us , 32768Hz的晶振, 8位定时器, 分频比1

单片机
2013-05-07

指令周期 PIC单片机单片机指令分频器
1.5GHz预分频器电路图

摩托罗拉MC1697芯片提供4分法扩大400MHz计数器范围，频率大于1.5GHz。输入信号低至1mW，电路运行。所需电源为60mA，-7V。文章给出了构造和测试的细节。

基础实用电路
2013-02-25

信号电路图 5GHZ 分频器
STM32学习之时钟

STM32学习----时钟收藏在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①、HSI是高速内部时钟，RC振荡器，频率为8MHz。②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MH

单片机
2013-02-19

时钟 STM32 SE 分频器
PIC看门狗定时器的理解

pic单片机看门狗计时器（Watch Dog Timer）是一个片内自振式的RC振荡计时器，无需任何的外接元件。这意味着即使芯片OSC1/OSC2上振荡停止了（例如执行指令SLEEP后），WDT照样保持计时。WDT计时溢出将产生RESET。在PIC

单片机
2012-12-13

看门狗定时器 PIC RESET 分频器
用于SOC或块级时钟的可配置分频器

用于SOC或块级时钟的可配置分频器

嵌入式教程
2012-12-08

SoC 时钟时钟分频分频器
倍频电路的预置可逆分频器设计

摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。1. 前言锁相

模拟
2012-11-11

FPGA 倍频电路 BSP 分频器
1.5GHz预分频器电路图

摩托罗拉MC1697芯片提供4分法扩大400MHz计数器范围，频率大于1.5GHz。输入信号低至1mW，电路运行。所需电源为60mA，-7V。文章给出了构造和测试的细节。

基础实用电路
2012-10-11

电路图 WIDTH 5GHZ 分频器
基于FPGA的双模前置小数分频器的设计简介

基于FPGA的双模前置小数分频器的设计简介

嵌入式教程
2012-09-08

FPGA 双模 VI 分频器
±5V稳压分频器

该电路用于可调稳压电源输出，提供15V电压，以产生较低正负极电压，并保持稳定，但负载电流改变。＋10V时获得＋5V和－5V，R1设置在中间的位置，通过输出晶体管将R2调整为20mA。该电路采用741运算放大器。

电源电路
2012-09-05

稳压 IC WIDTH 分频器
±5V稳压分频器

该电路用于可调稳压电源输出，提供15V电压，以产生较低正负极电压，并保持稳定，但负载电流改变。＋10V时获得＋5V和－5V，R1设置在中间的位置，通过输出晶体管将R2调整为20

电源电路
2012-09-05

电路稳压 WIDTH 分频器
基于FPGA应用于倍频电路的预置可逆分频器设计

摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。1. 前言锁相

电子设计自动化
2012-08-20

FPGA 触发器倍频电路分频器
基于VHDL和FPGA的多种分频实现方法介绍

基于VHDL和FPGA的多种分频实现方法介绍

嵌入式教程
2012-07-30

FPGA 计数器 VHDL 分频器
音响电路中如何选择电容

音响电路中通常包括滤波、耦合、旁路、分频等电容，如何在电路中更有效地选择使用各种不同类型的电容器对音响音质的改善具有较大的影响。耦合电容耦合电容的容量一般在 0.1μF - 10μF 之间，以使用云母、聚丙烯

模拟
2012-07-25

电容音响电路 IC 分频器
FPGA/CPLD中常见模块设计精华集锦（一）

一、智能全数字锁相环的设计　　1 引言　　数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整

电子设计自动化
2012-06-14

模块设计计数器 FPGA/CPLD 分频器
FPGA/CPLD中常见模块设计精华集锦（一）

一、智能全数字锁相环的设计　　1 引言　　数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整

数字电源
2012-06-12

模块设计计数器 FPGA/CPLD 分频器
FPGA/CPLD中常见模块设计精华集锦（一）

FPGA/CPLD中常见模块设计精华集锦（一）

嵌入式软件
2012-06-12

模块设计计数器 FPGA/CPLD 分频器
CLK控制器为ADC时钟提供专用可编程预分频器解析方案

一 STM32 ADC 采样频率的确定先看一些资料，确定一下STM32 ADC 的时钟：(1)，由时钟控制器提供的ADCCLK 时钟和PCLK2(APB2 时钟)同步。CLK 控制器为ADC 时钟提供一个专用的可编程预分频器。(2)一般情况下在程序中将

电子设计自动化
2012-05-15

控制器时钟 ADC 分频器
常见的分频器问题分析

分频器是一种可以将声音信号分成若干个频段的音响设备。我们知道，声音的频率范围是在20Hz—20kHz之间，祈望仅使用一只扬声器就能够保证放送、20Hz—20kHz这样宽频率的声音是很难做到的，因为这会在技术上

消费电子
2012-05-06

扬声器音箱 BSP 分频器
业余的分频器制作方法及调试

高保真的音箱多数都是由两只或两只以上的扬声器单元构成，要高质量的还原20Hz～20kHz全频段的音频信号，必须借助优质分频器的协助。由于各自音箱的扬声器单元不同，分频器也就不能简单的代用，必须按照具体扬声器单元

消费电子
2012-05-06

调试制作方法 KHZ 分频器
分频器的一种制作方法

在制作音箱时，分频器大多选用市售成品，但市场上出售的分频器良莠不齐，质量上乘者多在百元以上，非初级烧友所能接受。价格在几十元以下的分频器质量难以保证，实际使用表现平庸。自制分频器可以较少的投入换取较大

消费电子
2012-05-06

制作方法 BSP 漆包线分频器

首页上一页 1 2 3 4 5 6 7 8 下一页尾页

氯化钙补钙
shenyaoo
18503088884
风云ljh
mounthill
timixiaoyouxi
shell.albert
Benjaminsein
xiaokefei
hm365703550
jasonyeh333
江阳
朱德荣
Afei1106
tianxing008
caoqing
ddb_21ic
asd1006461468
wangshujun
瞎折腾

分频器

PIC单片机指令周期计算

1.5GHz预分频器电路图

STM32学习之时钟

PIC看门狗定时器的理解

用于SOC或块级时钟的可配置分频器

倍频电路的预置可逆分频器设计

1.5GHz预分频器电路图

基于FPGA的双模前置小数分频器的设计简介

±5V稳压分频器

±5V稳压分频器

基于FPGA应用于倍频电路的预置可逆分频器设计

基于VHDL和FPGA的多种分频实现方法介绍

音响电路中如何选择电容

FPGA/CPLD中常见模块设计精华集锦（一）

FPGA/CPLD中常见模块设计精华集锦（一）

FPGA/CPLD中常见模块设计精华集锦（一）

CLK控制器为ADC时钟提供专用可编程预分频器解析方案

常见的分频器问题分析

业余的分频器制作方法及调试

分频器的一种制作方法

相关标签

关注此标签的用户(110人)

热门活动

课程视频