摘 要: 具体介绍了基于CPLD器件设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展宽电路的特点,给出了相应的时序仿真波形,提出了提高展宽脉冲宽度精确度的方法。关键词? CPLD器件 单稳态 脉冲信号 时序仿
1 引言当前在EDA领域,只要具备台式或笔记本电脑并装有工具软件,就可以方便地对可编程ASIC(CPLD/FPGA)进行设计开发,在系统可编程(ISP)器件为我们提供了这种便利条件。ISP方式虽然可以用一根下载电缆代替了编程
Actel公司业已推出多种符合工业规范的高性能非易失性现场可编程门阵列(FPGA器件。这些新的工业级单芯片Axcelerator器件具有高达2百万个系统门的密度。公司"保证这些器件在-40~+85℃的环境温度下工作"。这一扩大的工作
摘 要:现场可编程门阵列(FPGA)由于其内部构成,容易引起竞争冒险现象,从而使电路工作的稳定性大受影响,电路也容易产生误动作,以致产生意想不到的后果。本文详细介绍了冒险现象的产生,并结合实例介绍了消除竞争冒险现
1 引 言 在系统可编程模拟电路(In System ProgrammabilityProgrammable Analog Circuits,ispPAC)是可编程模拟器件的一种,其内部有可编程的模拟单元(如放大、比较、滤波),他可在不脱离所在应用系统的情况下,通
传统上由高密度FPGA及CPLD电源管理设计">CPLD器件和低容量FPGA支持的应用现在有了一个新的选择,即Lattice半导体公司开发的MachXO系列逻辑器件,它具有更低成本和更多的性能。Lattice利用一个基于查找表的逻辑结构的
莱迪思半导体公司日前公布了其第三代非易失FPGA器件,LatticeXP2系列。LatticeXP2具有增强的性能,双倍增加的逻辑容量达40K查找表(LUT)、性能改进了25%、还加入了专用DSP块,而每个功能的价格减少达50%。对1.2伏加
Silicon推出一款支持输出频率可编程的振荡器 (XO) 和压控振荡器 (VCXO)。Si570/1系列采用公司专利的DSPLL技术和业界标准的I2C接口,通过对I2C接口的操作,一颗器件就能产生10MHz到1.4GHz的任何输出频率,同时将均方根
Actel公司宣布为其低功耗5μW IGLOO现场可编程门阵列(FGPA)推出焊球间距仅为0.4mm的4mm封装。全新封装的Actel器件与其现有小型8×8mm和5×5mm封装相辅相成,新封装器件可为设计人员带来4倍更高的密度、3倍更多的I/O,
导读:本文介绍的是主要要求不可避免地需采用电源并联技术,即功率管并联或电源装置的并联。对于20kA直流电源,若采用功率管IGBT并联,每个桥臂则至少需15只功率管并联,这
Actel公司宣布为其低功耗5μW IGLOO现场可编程门阵列 (FGPA) 推出焊球间距仅为0.4mm的4mm封装,是目前市场上体积最小的可编程逻辑器件封装,为业界发展奠下了重要的里程碑。全新封装的Actel器件与其现有小型8x8 mm 和
Actel公司宣布为其低功耗5μW IGLOO现场可编程门阵列(FGPA)推出焊球间距仅为0.4mm的4mm封装,是目前市场上体积最小的可编程逻辑器件封装,为业界发展奠下了重要的里程碑。全新封装的Actel器件与其现有小型8×8 mm和5
Cypress半导体公司推出一款具备增强型模数转换器 (ADC) 的全新 PSoC? 混合信号阵列,不仅能够显著加速模拟采样的速率,而且其更高的 8k 闪存存储器容量还能支持复杂的算法处理功能。CY8C23x33 是CypressPSoC 旗舰系列
1 引 言 现场可编程门阵列FPGA有集成度高、体积小、灵活可重配置、实验风险小等优点,在复杂数字系统中得到了越来越广泛的应用。随着FPGA技术的成熟和不断飞速发展,数字电路的设计只需一片FPGA器件、一些存储设备和
随着更新的集成电路(IC)技术采用更小的几何尺寸和更低的工作电压,不断更新换代的便携产品对静电放电(ESD)电压损害越来越敏感。有鉴于此,手机、MP3播放器和数码相机等便携产品的设计人员必须评估各种可供选择的ESD保
复制逻辑的原理类似于复制寄存器,当某个逻辑的输出延迟较大时,可以采用复制逻辑的方式来缩短网线的路径,如图所示。 图 复制逻辑以提高器件的工作速度来源:ks990次
在Xilinx的FPGA中,4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合,可有效地提高资源的利用率,节省逻辑资源。本节将会以4输入的查找表为例,详细介绍SRLC16的应用。对于
Xilinx的所有FPGA器件都基于SRAM的内部结构,因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中,这个过程称为“配置”。(Configuration)。配置完成之后,FPGA复位其寄存器,使能各个输刀输出
只有成功配置可编程逻辑器件FPGA之后,器件才能正常工作。Xilinx FPGA的配置有3种模式,分别为并行(SelectMap)、串行(Serial)和边界扫描(Boundary Scan)模式。当然Virtex-5和Spartan-3E/3A的器件有更多的配置模式,
Xilinx的FPGA器件配置流程共有4个阶段,每个阶段分别执行不同的命令和操作。这4个阶段分别为配置存储器清除、初始化、装入配置数据和启动器件,下面以Spartan-3的加载为例说明这个过程。 (1)配置存储器清除阶段(如图