今天宣布,中芯国际集成电路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer,从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。Cadence Litho
style=" padding-left:8px; padding-right:8px; margin-top:5px; line-height: 24px; clear:both;">全球电子设计创新领先企业 Cadence 设计系统公司今天宣布,中芯国际集成电路制造有限公司(以下简称“中芯国际”)
上海华虹集成电路有限责任公司(以下简称华虹设计)已经采用多种Cadence解决方案及服务,为中国快速发展的电子市场设计高级芯片。华虹设计此次与Cadence合作,是看中其技术实力,包括可制造性设计(DFM)的低功耗与模
Cadence宣布其已经开发了基于开放验证方法学(OVM)的验证IP(VIP)帮助开发者应用最新的PCI Express Base Specification 3.0 (PCIe 3.0)互连协议,PCI-SIG内部目前正在开发一个初步的0.5修订版。全新Cadence Incisi
Cadence设计系统公司近日宣布,中国的硅产品解决方案公司芯原已采用Cadence InCyte Chip Estimator,帮助在设计过程的更早阶段预测面积、时序、功耗和成本要求,使设计团队可以做出最佳决策并加速其客户的产品上市时
据EDA Consortium(EDAC)的统计,第一季度全球EDA收入下滑至11.9亿美元,同比减少10.7%。同步大幅下滑的主要原因是Cadence调整了其会计模式。与去年第四季度的13.2亿美元相比,第一季度EDA收入降9.9%。EDAC主席、Me
摘 要:结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计。首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布 Cadence QRC 提取签收技术已经采用了一个全新的可互用数据格式iRCX,由台湾积体电路制造公司(TSMC)开发。这种iRCX文件包含全面的互联建模数据
全球电子设计创新领先企业Cadence设计系统公司日前宣布 ,恩智浦半导体采用了新的Cadence Encounter数字实现系统(EDI System)及其无缝的可制造性(DFM)设计技术,来确保它先进的45纳米PNX85500数字电视处理器芯片
Cadence设计系统公司与专业积体电路制造服务公司-台湾积体电路制造股份有限公司(以下简称台积公司)今日共同宣布推出业界第一款的混合信号/射频参考设计”锦囊”(MS/RF RDK)。这款锦囊采用Cadence® Virtuoso®
EDA联盟(EDAC)发布的数据显示,2008年第四季度全球EDA市场收入为13.2亿美元,同比减少17.7%。 EDAC主席、Mentor Graphics公司主席兼CEO Walden Rhines表示,收入同比减少主要归因于一家主要的EDA供应商改变了收入
全球设计创新领先企业Cadence设计系统公司宣布上海东好科技发展有限公司(东好科技)已正式加盟Cadence®渠道伙伴计划,成为一家增值代理商(VAR)。这一合作让专注于中国EDA软件先进技术与服务的东好科技能够为国
EDA联盟(EDAC)发布的数据显示,2008年第四季度全球EDA市场收入为13.2亿美元,同比减少17.7%。EDAC主席、Mentor Graphics公司主席兼CEO Walden Rhines表示,收入同比减少主要归因于一家主要的EDA供应商改变了收入确
全球设计创新企业Cadence设计系统公司今天宣布上海东好科技发展有限公司(东好科技)已正式加盟Cadence®渠道伙伴计划,成为一家增值代理商(VAR)。这一合作让专注于中国EDA软件先进技术与服务的东好科技能够为国
Cadence设计系统公司和NEC电子公司今天宣布开发出NEC电子公司基于业界最先进水平的V850™的System LSI的原型。它是在Cadence最新的Encounter数字实现系统(Encounter Digital Implementation System)8.1版本的