-
Cadence扩大与台积电合作 推进28奈米
益华(Cadence)拓展与台积电合作范围，宣布支持台积电模拟／混合讯号(Analog/Mixed-Signal)设计参考流程1.0版，以实现28奈米制程技术。另一方面，TLM(Transaction-Level Modeling)导向设计与验证、3D IC设计实现以及整
-
华润上华在北京举办工艺技术培训
华润上华科技有限公司(“华润上华”)主办、北京集成电路设计园协办的“2010 CSMC 工艺培训(北京)”在北京举行，有百余位主要来自北京的IC设计公司、大学、研究所的IC 设计人员和业务主管绕有兴趣
-
Cadence PCB设计仿真技术
Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器，并支持数字元件帮助解决几乎所有的设计挑战，从高频系统到低功耗IC设计，这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合，加速了上市时间
-
Cadence使用最新开放型综合平台加快SoC实现，降低成本
Cadence设计系统公司今天发布Cadence Open Integration Platform，该平台能够显著降低SoC开发成本，提高质量并加快生产进度。Cadence Open Integration Platform是支持其新一代应用驱动式开发的EDA360愿景的一个关键
-
Cadence PCB设计仿真技术
Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器，并支持数字元件帮助解决几乎所有的设计挑战，从高频系统到低功耗IC设计，这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合，加速了上市时间
-
Cadence扩大在TSMC整合式签核标准作业流程中的工具支持
全球电子设计创新领导商益华计算机 (Cadence)宣布，扩大在台积电(TSMC)65奈米整合式签核(signoff)标准作业(Integrated Signoff Flow)中的工具支持，导入RTL Compiler、EDI System、QRC Extraction与Encounter Timing
-
海思与Cadence在高级无线及网络芯片设计方面加强合作
Cadence设计系统公司近日宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制设计技术
-
海思半导体与Cadence在高级无线及网络芯片设计方面加强合作
Cadence设计系统公司近日宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制设计技术
-
海思半导体采用CADENCE混合信号和低功耗技术
CADENCE设计系统公司宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制设计技术扩
-
全新评估平台Cadence OrCAD PSpice（ST）
意法半导体宣布成功开发一个新的评估平台，客户可以仿真意法半导体先进的模拟和功率芯片。Cadence® OrCAD®, PSpice®是一项稳健且广泛使用的软件仿真技术，新的芯片评估平台采用此项技术对意法半导体的模
-
芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效
全球电子设计创新领先企业Cadence设计系统公司今天宣布，位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程，并为下一代数字消费和网络芯
-
中芯国际和Cadence共同推出用于65纳米的低功耗解决方案Reference Flow 4.0
全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布推出一款全面的低功耗设计流程，面向基于中芯国际集成电路制造有限公司（中芯国际”,纽约证交所股份代号：SMI；香港联合交易所股票代码: 0981.
-
中芯国际与Cadence共推65纳米低功耗解决方案
电子设计企业Cadence设计系统公司今天宣布推出一款全面的低功耗设计流程，面向基于中芯国际65纳米工艺的设计工程师。该流程以Cadence低功耗解决方案为基础，通过使用一个单一、全面的设计平台，可以更加快速地实现尖
-
中芯国际采用Cadence DFM解决方案
Cadence 设计系统公司日前宣布，中芯国际集成电路制造有限公司（以下简称“中芯国际”）采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65
-
中芯国际在65/45nm制程中采用Cadence的DFM方案
中芯国际将采用Cadence Design Systems公司的“Litho Physical Analyzer”和“Litho Electrical Analyzer”作为65nm和45nm制程的设计工具。这两款工具可更好地模拟光刻工艺对器件制造的影响。SMIC is to adopt Caden
-
中芯国际采用 Cadence DFM解决方案
今天宣布，中芯国际集成电路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。Cadence Litho
