在测量与仪器仪表领域,经常需要对数字信号的脉冲宽度进行测量.这种测量通常采用脉冲计数法,即在待测信号的高电平或低电平用一高频时钟脉冲进行计数,然后根据脉冲的个数计算待测信号宽度,如图1所示.待测信号相对于
摘要:现代通信系统中,数字化已成为发展的必然趋势,数字信号处理则是数字系统中的重要环节。在数字信号处理方面提出一种级联信号处理器的FPGA实现方案,用以取代昂贵的专用数字处理芯片。首先对级联信号处理器做了
摘要:提出仅依靠接收符号和本地同步码快速确定MPSK调制符号的帧同步,并同时估计其相位模糊值的计算方法,给出减少一半计算量的简化相关算法以及设是两个门限的方法,并分析该同步器的性能。详细设计能估计相位模糊
摘 要:为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器。该滤波器在采用 COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减。硬件实现时,采用新
本文提出了多级CIC抽取滤波器结构不仅能够实现更宽输入信号的任意速率的抽取,并且对带外信号的衰减也更大。
本文提出了多级CIC抽取滤波器结构不仅能够实现更宽输入信号的任意速率的抽取,并且对带外信号的衰减也更大。
1 引言 目前直接数字频率合成DDS专用器件大多采用先进特定工艺技术,并具有高性能,多功能,且其内部数字信号抖动小.输出信号的质量高等特点,诸如Qualcomm公司的Q2230、Q2334,Analog Device公司的AD9955、AD
摘 要:在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块
摘要:在数字信号处理中经常需要进行乘法运算,乘法器的设计对整个器件的性能有很大的影响,在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案,并采用先进的集成电路工艺,使用SMIC O.18
摘 要:在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块
摘要:在数字信号处理中经常需要进行乘法运算,乘法器的设计对整个器件的性能有很大的影响,在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案,并采用先进的集成电路工艺,使用SMIC O.18
为了获得性能良好,适于扩频通信及加密领域的伪噪声(PN)序列,提出了一种PN序列量化产生及硬件实现方法。该方法基于FPGA技术并以Logistic离散映射作为随机信号源,提取Logistic映射时间序列二进制数中的某一位构成了一个新的混沌PN序列,并在硬件上获得了实现。通过对序列的频率测试、串列测试、Poker测试、游程测试、自相关测试表明,这种PN序列的硬件实现技术可为扩频通信和信息加密提供一个良好的伪噪声序列。
为了获得性能良好,适于扩频通信及加密领域的伪噪声(PN)序列,提出了一种PN序列量化产生及硬件实现方法。该方法基于FPGA技术并以Logistic离散映射作为随机信号源,提取Logistic映射时间序列二进制数中的某一位构成了一个新的混沌PN序列,并在硬件上获得了实现。通过对序列的频率测试、串列测试、Poker测试、游程测试、自相关测试表明,这种PN序列的硬件实现技术可为扩频通信和信息加密提供一个良好的伪噪声序列。
摘 要 简要分析sigma—deIta(∑一△)架构模数转换器(ADC)原理,提出一种基于FPGA内部LVDS(Low Voltage Differential Signaling)接收器的音频ADC架构,并给出在FPGA上的实现结果。在FPGA内部实现音频ADC,具有扩展方便
O 引 言 随着电子技术的飞速发展,在实际应用中数据高速传输有着越来越高的要求,链路口为数据传送提供了高速、独立的通信机制,得到广泛应用。AD公司生产的TS201 DSP就具备这种端口。为了使不具备此接口的器件
0 引 言 用于车辆、舰船、飞机等机动平台上的电子设备越来越多,并且越来越复杂。将电子设备加以有效的综合,使之达到资源和功能共享已成为必然趋势。电子综合的支撑技术是联网技术,而机动平台上的联网技术不同
为了开发数字直放站连接系统,介绍CPRI协议规范和帧结构,讨论其硬件上的实现方案,给出基于SCAN25100的FPGA电路模块设计,采用Verilog语言设计开发功能模块。该方案具有便于功能扩展、成本低、使用灵活等特点,通过实际测试表明,此方案可进行可靠的数据传输,性能稳定,从而实现了数字直放站和基站之间更有效的互通,扩大了基站的覆盖范围。
摘 要 简要分析sigma—deIta(∑一△)架构模数转换器(ADC)原理,提出一种基于FPGA内部LVDS(Low Voltage Differential Signaling)接收器的音频ADC架构,并给出在FPGA上的实现结果。在FPGA内部实现音频ADC,具有扩展方便