利用FPGA实现工业以太网交换机设计优化
利用FPGA实现工业以太网交换机设计优化
介绍了一种基于短时能量和短时过零率的VAD算法,并对该算法进行了硬件实现。对其中主要的运算模块——滤波器和平方器模块,在硬件实现方法上进行了优化和改进,取得了较好效果使其在保证实时性要求的同时节省了资源,为进一步向低成本器件上移植或系统中作为IP模块应用提供了可能性。
介绍了一种基于短时能量和短时过零率的VAD算法,并对该算法进行了硬件实现。对其中主要的运算模块——滤波器和平方器模块,在硬件实现方法上进行了优化和改进,取得了较好效果使其在保证实时性要求的同时节省了资源,为进一步向低成本器件上移植或系统中作为IP模块应用提供了可能性。
视频监控系统在火车站、机场、银行、娱乐场、商场甚至家庭的安保方面都是一种关键设备。随着安全风险的日益增大,在各种应用场合对已发事件进行视频监控和记录的需求都在逐步上升,这就要求视频监控系统的新结构必须具备可扩展性,以便为日益多样化的视频监控需求提供高性价比的解决方案。
视频监控系统在火车站、机场、银行、娱乐场、商场甚至家庭的安保方面都是一种关键设备。随着安全风险的日益增大,在各种应用场合对已发事件进行视频监控和记录的需求都在逐步上升,这就要求视频监控系统的新结构必须具备可扩展性,以便为日益多样化的视频监控需求提供高性价比的解决方案。
在电机控制等许多应用场合,需要产生多路频率和脉冲宽度可调的PWM(脉宽调制)波形。文中用Altera公司FPGA(现场可编程门阵列)产品开发工具QuartusⅡ,以设计6路PWM输出接口为例,介绍了用FPGA实现多路PWM输出的接口设计和仿真方法,并给出了功能仿真和器件仿真的波形。在嵌入式系统中通过FPGA扩展系统功能,整个系统的效率和功能可以得到最大限度的提高,是一种较好的选择。
如今,即使低成本FPGA也能提供远远大于DSP的计算能力。目前的FPGA包含专用乘法器甚至DSP乘法/累加(MAC)模块,能以550MHz以上的时钟速度处理信号。
如今,即使低成本FPGA也能提供远远大于DSP的计算能力。目前的FPGA包含专用乘法器甚至DSP乘法/累加(MAC)模块,能以550MHz以上的时钟速度处理信号。
许多令人心动的技术创新(如HDTV和数字影院)都是和视频与影像处理技术以及这种技术的快速发展分不开的。影像捕获和显示分辨率的跳跃式发展、先进的压缩技术和视频智能正是这种技术创新背后源源不断的驱动力。特别是分辨率在过去几年里有了显著的提高。
许多令人心动的技术创新(如HDTV和数字影院)都是和视频与影像处理技术以及这种技术的快速发展分不开的。影像捕获和显示分辨率的跳跃式发展、先进的压缩技术和视频智能正是这种技术创新背后源源不断的驱动力。特别是分辨率在过去几年里有了显著的提高。