EDA

从不同的功耗模型出发，全面分析片上网络的功耗问题！

摘要： 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等

LitePoint方案解决无线测试成本和产能瓶颈

利用CPLD实现数字滤波及抗干扰

贴片机基本编程元件贴装数据的输入

元件的贴装数据主要是指元件贴装的坐标和角度，在元件贴装数据输入时可以采用4种方法：①手动输 入；②示教输入；③文本文件导入；④PCB CAD数据导入。（1）手动输入所有贴片机的编程都可以用手动的方式来进行元件贴

PCB细线路生产条件与方法

基于CORDIC改进算法的DDS设计

PADS电路模块的COPY

静态时序分析在数字集成电路设计中的应用

摘要：介绍了静态时序分析在数字集成电路设计中的应用，并以１００Ｍ以太网卡芯片设计为例，具体描述了以太网卡芯片设计中的静态时序分析流程及其时序问题。 关键词：静态时序分析 １００Ｍ以太网卡 数字电路 约束 应

如何处理PCB设计走线宽度变化发生的反射？

在进行布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限，不得不使用更细的线条，通过这一区域后，线条再恢复原来的宽度。走线宽度变化会引起阻抗变化，因此发生反射，对信号产生影响。那

波束成形是什么？未来会怎么发展

波束成形，源于自适应天线的一个概念。接收端的信号处理，可以通过对多天线阵元接收到的各路信号进行加权合成，形成所需的理想信号。从天线方向图 (pattern)视角来看，这样做相当于形成了规定指向上的波束。例如，将原来全方位的接收方向图转换成了有零点、有最大指向的波瓣方向图。同样原理也适用用于发射端。对天线阵元馈电进行幅度和相位调整，可形成所需形状的方向图。

这些芯片封装技术，你懂多少？

一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入

成像设备面临五大技术挑战，如何解决这些挑战？

2012年8月22日，深圳会展中心2号馆。在2012工业计算机及嵌入式系统展举办的第二天，第五届中国国际医疗电子技术大会深圳站（CMET2012）作为展览的同期活动隆重召开。本次会议邀请了来自TI、美高森美、ADI、赛灵思、

详解如何利用FPGA和单片机设计扫描仪

　　一个网络的频率特性包括幅频特性和相频特性，在系统设计时，各个网络的频率特性对该系统的稳定性、工作频带、传输特性等都具有重要影响。实际操作中，扫频仪大大简化了测量操作，提高了工作效率，达到了测量过程

详解防止FPGA设计被克隆的方法

据估计，目前盛行的假冒电子产品已经占到整个市场份额的10%，这一数据得到了美国反灰色市场和反假冒联盟(AGMA)的支持。AGMA是由惠普、思科和其它顶级电子OEM公司组成的一个行业组织。据该组织估计，制造商因盗版造

MTK PCB设计指南射频篇（一）