CADENCE

关注人关注

我要报错

瑞昱获Cadence Tensilica HiFi 音频/语音DSP IP内核授权

Cadence设计系统公司今天宣布，瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权，可使用HiFi 音频/语音DSP(数字信号处理器)IP内核，配合Sensory公司(IC和嵌入

电子设计自动化
2013-08-23

DSP CADENCE HIFI TENSILICA
华力微电子基于Cadence数字工具开发55纳米参考设计流程

Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII

消费电子
2013-08-23

微电子 COUNTER CADENCE
瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

Cadence设计系统公司日前宣布，瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权，可使用HiFi 音频/语音DSP(数字信号处理器)IP内核，配合Sensory公司(IC和嵌入式

消费电子
2013-08-23

DSP CADENCE HIFI TENSILICA
瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

21ic讯 Cadence设计系统公司日前宣布，瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权，可使用HiFi 音频/语音DSP(数字信号处理器)IP内核，配合Sensory公司(I

消费电子
2013-08-22

DSP CADENCE HIFI TENSILICA
华力微电子基于Cadence Encounter数字技术交付55nm平台参考设计流程

Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter®数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从

电子设计自动化
2013-08-16

微电子 COUNTER CADENCE
华力微电子开发55纳米平台的参考设计流程

21ic讯 Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上

半导体
2013-08-16

微电子 COUNTER CADENCE
意法半导体(ST)、ARM和Cadence三方合作虚拟原型的研发

【导读】意法半导体、ARM和Cadence Design Systems公司天宣布，三方已向Accellera系统促进会(Accellera Systems Initiative)的SystemC语言工作组提交了三个新的技术方案。此次三方合作将进一步提高不同模型工具之间的

半导体
2013-08-12

ARM 意法半导体 ST CADENCE
瑞萨介绍IC和封装的整合设计环境，支持2.5维及三维封装

在Cadence Design Systems公司和INNOTECH公司于2013年7月19日在日本横滨市举办的“CDNLive Japan 2013”上，瑞萨电子的模拟设计技术开发部主任永野民雄发表演讲，介绍了该公司的IC和封装的整合设计环境。永野介绍说，

模拟
2013-08-12

封装 IC SIP CADENCE
ST、ARM和Cadence联合向Accellera 系统促进会提交三个新方案

21ic讯意法半导体、ARM和 Cadence Design Systems公司宣布，三方已向Accellera系统促进会(Accellera Systems Initiative)的SystemC语言工作组提交了三个新的技术方案。此次三方合作将进一步提高不同模型工具之间的

模拟
2013-08-05

ARM ST AC CADENCE
ST、ARM、 Cadence联合提高不同模型工具之间的互通性

意法半导体、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系统促进会(Accellera Systems Initiative)的SystemC语言工作组提交了三个新的技术方案。此次三方合作将进一步提高不同模型工具之间的互通性

电子设计自动化
2013-08-05

ARM 模型 ST CADENCE
Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence设计系统公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它为设计师们提供了一个重要的工具，来验证和确认他们的PCI Express (PCIe) 设计。这一全新适配器在搭配Cadence Palladium Verification Co

电子设计自动化
2013-07-31

BRIDGE PCIE ADAPTER CADENCE
Cadence全新SpeedBridge Adapter实现对PCIe 3.0设计的确认和验证

21ic讯—全球电子设计创新领先企业Cadence设计系统公司今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它为设计师们提供了一个重要的工具，来验证和确认他们的PCI Express (PCIe) 设计。这一全新适配

模拟
2013-07-30

BRIDGE PCIE ADAPTER CADENCE
联电采用益华DFM Signoff设计流程

益华宣布经过广泛的基准测试后，联华电子已经采用Cadence设计中(In-design)与signoff DFM(Design-for-manufacturing)流程，执行28奈米(nm)制程设计的实体signoff与电子变异性最佳化。这个流程解决随机与系统良率问题

模拟
2013-07-24

联电 DFM DESIGN CADENCE
创意、联电运用Cadence技术克服先进制程设计挑战

益华电脑(Cadence Design Systems)近日宣布两项成功合作案例，其一为设计服务业者创意电子(GUC)运用Cadence Encounter数位设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功

电子设计自动化
2013-07-24

先进制程联电 DFM CADENCE
Cadence协助创意、联电克服先进制程设计挑战

益华电脑(Cadence Design Systems)近日宣布两项成功合作案例，其一为设计服务业者创意电子(GUC)运用Cadence Encounter数位设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功

消费电子
2013-07-23

先进制程联电 DFM CADENCE
Cadence协助创意、联电克服先进制程设计挑战

益华电脑(Cadence Design Systems)近日宣布两项成功合作案例，其一为设计服务业者创意电子(GUC)运用Cadence Encounter数位设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功

电子设计自动化
2013-07-23

先进制程联电 DFM CADENCE
迎接先进制程挑战　Cadence强调创新与合作

EDA供应商益华电脑(Cadence)的年度技术研讨会 CDNLive 台湾场次，于本月上旬在新竹圆满落幕；本年度的研讨会除了邀集来自台积电(TSMC)、智原(Faraday)、ARM等大厂的高阶主管发表专题演说，亦安排了多场由创意(GUC)、

模拟
2013-07-23

研讨会先进制程台积电 CADENCE
Cadence协助创意、联电克服先进制程设计挑战

益华电脑(Cadence Design Systems)近日宣布两项成功合作案例，其一为设计服务业者创意电子(GUC)运用Cadence Encounter数位设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功

模拟
2013-07-22

先进制程联电 DFM CADENCE
联华电28nm节点采用Cadence物理和电学制造性设计签收

Cadence设计系统公司昨日宣布，历经广泛的基准测试后，半导体制造商联华电子(UMC)已采用Cadence“设计内”和“签收”可制造性设计(DFM)流程对28纳米设计进行物理签收和电学变量优化。该流程既解

电子设计自动化
2013-07-19

节点联华 DFM CADENCE
Cadence采用全新Virtuoso版图套件大幅加快芯片设计

摘要：· Cadence 可支持电学感知设计(EAD)的版图套件，(EAD)在版图绘制过程中可实现实时寄生参数提取，从而为工程师们节省从数天到数周不等的设计时间。· 新产品和方法学减少了进行多次设计反复和&ldq

电子设计自动化
2013-07-17

工程师芯片设计 VIRTUOSO CADENCE

首页上一页 10 11 12 13 14 15 16 17 18 19 下一页尾页

CADENCE

瑞昱获Cadence Tensilica HiFi 音频/语音DSP IP内核授权

华力微电子基于Cadence数字工具开发55纳米参考设计流程

瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

华力微电子基于Cadence Encounter数字技术交付55nm平台参考设计流程

华力微电子开发55纳米平台的参考设计流程

意法半导体(ST)、ARM和Cadence三方合作虚拟原型的研发

瑞萨介绍IC和封装的整合设计环境，支持2.5维及三维封装

ST、ARM和Cadence联合向Accellera 系统促进会提交三个新方案

ST、ARM、 Cadence联合提高不同模型工具之间的互通性

Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence全新SpeedBridge Adapter实现对PCIe 3.0设计的确认和验证

联电采用益华DFM Signoff设计流程

创意、联电运用Cadence技术克服先进制程设计挑战

Cadence协助创意、联电克服先进制程设计挑战

Cadence协助创意、联电克服先进制程设计挑战

迎接先进制程挑战　Cadence强调创新与合作

Cadence协助创意、联电克服先进制程设计挑战

联华电28nm节点采用Cadence物理和电学制造性设计签收

Cadence采用全新Virtuoso版图套件大幅加快芯片设计

相关标签

关注此标签的用户(人)

热门活动

课程视频