CADENCE

关注人关注

我要报错

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

台积电创建和交付本质为基于SKILL语言的设计套件（PDKs），为客户提供最佳的用户体验和最高水准的精确度。世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要，涵盖16纳米FinFET设计。主要工具包括Vir

模拟
2013-07-16

CADENCE TSMC 台积电 VIRTUOSO
Cadence推出用于实现电学感知设计的Virtuoso®版图套件

21ic讯 Cadence设计系统公司今天宣布推出用于实现电学感知设计的Virtuoso®版图套件，它是一种开创性的定制设计方法，能提高设计团队的设计生产力和定制IC的电路性能。这是一种独特的在设计中实现电学验证功能，

电子设计自动化
2013-07-16

工程师 MIDDOT CADENCE VIRTUOSO
台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

台积电创建和交付本质为基于SKILL语言的设计套件(PDKs)，为客户提供最佳的用户体验和最高水准的精确度。世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要，涵盖16纳米FinFET设计。主要工具包括Virt

电子设计自动化
2013-07-16

CADENCE TSMC 台积电 VIRTUOSO
台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

为专注于解决先进节点设计的日益复杂性，全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 日前宣布，台积电已与Cadence在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外，台积电还将扩展

消费电子
2013-07-11

CADENCE TSMC 台积电 VIRTUOSO
台积电扩大与Cadence定制设计平台的合作

台积电创建和交付本质为基于SKILL语言的设计套件(PDKs)，为客户提供最佳的用户体验和最高水准的精确度。世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要，涵盖16纳米FinFET设计。主要工具包括Virt

消费电子
2013-07-11

PD CADENCE 台积电 VIRTUOSO
台积电扩大与Cadence定制设计平台的合作

台积电创建和交付本质为基于SKILL语言的设计套件(PDKs)，为客户提供最佳的用户体验和最高水准的精确度。世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要，涵盖16纳米FinFET设计。主要工具包括Virt

电子设计自动化
2013-07-10

PD CADENCE 台积电 VIRTUOSO
台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

为专注于解决先进节点设计的日益复杂性，Cadence设计系统公司日前宣布，台积电已与Cadence在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外，台积电还将扩展其纯正以本质为基于SKILL语言的的工艺流程

厂商文章
2013-07-10

CADENCE TSMC 台积电 VIRTUOSO
Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

Cadence设计系统公司今天宣布，设计服务公司创意电子(GUC)使用Cadence® Encounter®数字实现系统(EDI)和Cadence光刻物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作，运用Cade

消费电子
2013-07-10

电子芯片 SoC CADENCE
Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

21ic讯 Cadence设计系统公司今天宣布，设计服务公司创意电子(GUC)使用Cadence® Encounter®数字实现系统(EDI)和Cadence光刻物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作，

电子设计自动化
2013-07-09

电子芯片 SoC CADENCE
Cadence：Tempus时序签收加速SoC设计

为简化和加速复杂IC的开发，Cadence 设计系统公司不久前推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片 (SoC) 开发者加速时序收敛，将芯片设计快速转化为可制造的产品。目前，

模拟
2013-07-02

时序 MPU TE CADENCE
Cadence设计工具通过台积电16nm FinFET制程认证

益华电脑(Cadence Design Systems)宣布，该公司的系统芯片开发工具已经通过台积电(TSMC) 16纳米 FinFET 制程的设计参考手册(design rule manual，DRM)第0.1版与 SPICE 模型工具认证。在早期阶段就达成工具认证里程碑

电子设计自动化
2013-06-06

FINFET COUNTER CADENCE 台积电
Cadence设计工具通过台积电16奈米FinFET制程认证

益华电脑(Cadence Design Systems)宣布，该公司的系统晶片开发工具已经通过台积电(TSMC) 16奈米 FinFET 制程的设计参考手册(design rule manual，DRM)第0.1版与 SPICE 模型工具认证。在早期阶段就达成工具认证里程碑

模拟
2013-06-06

电脑 FINFET CADENCE 台积电
加速复杂IC开发 Cadence发表Tempus 时序Signoff方案

在加速复杂IC开发更容易的当下，益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution)，这是崭新的静态时序分析与收敛工具，精心设计让系统晶片(System-on-Chip，SoC)

电子设计自动化
2013-05-27

时序 MPU TE CADENCE
Cadence为复杂SoC设计缩短时序收敛时程

在加速复杂IC开发更容易的当下，益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution)，这是崭新的静态时序分析与收敛工具，精心设计让系统晶片(System-on-Chip，SoC)

消费电子
2013-05-27

时序收敛 MPU SOC设计 CADENCE
台积电认可Cadence Tempus时序签收工具用于20纳米设计

电子设计创新企业Cadence设计系统公司宣布，台积电(TSMC)在20纳米制程对全新的Cadence Tempus时序签收解决方案提供了认证。该认证意味着通过台积电严格的EDA工具验证过的Cadence Tempus 时序签收解决方案能够确保客户

电子设计自动化
2013-05-27

时序 MPU CADENCE 台积电
Cadence为复杂SoC设计缩短时序收敛时程

在加速复杂IC开发更容易的当下，益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution)，这是崭新的静态时序分析与收敛工具，精心设计让系统晶片(System-on-Chip，SoC)

电子设计自动化
2013-05-27

时序收敛 MPU SOC设计 CADENCE
台积电认可Cadence Tempus时序签收工具用于20纳米设计

全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 今天宣布，台积电（TSMC）在20纳米制程对全新的Cadence® Tempus™时序签收解决方案提供了认证。该认证意味着通过台积电严格的EDA工具验证过的Ca

消费电子
2013-05-27

时序 MPU CADENCE 台积电
台积电认可Cadence Tempus时序签收工具用于20纳米设计

21ic电源网：Cadence设计系统公司今天宣布，台积电(TSMC)在20纳米制程对全新的Cadence? Tempus?时序签收解决方案提供了认证。该认证意味着通过台积电严格的EDA工具验证过的

电源
2013-05-24

时序 MPU CADENCE 台积电
Cadence推出Tempus时序签收解决方案

为设计收敛和签收提供前所未有的性能和容量 Tempus时序签收解决方案提供的性能比传统的时序分析解决方案提升了一个数量级。可扩展性，能够对具有上亿个实例的设计进行全扁平化分析。集成的签收精度的时序收敛环境利

消费电子
2013-05-23

时序 MPU TE CADENCE
Cadence推出Tempus时序签收解决方案

为设计收敛和签收提供前所未有的性能和容量Tempus?时序签收解决方案提供的性能比传统的时序分析解决方案提升了一个数量级。可扩展性，能够对具有上亿个实例的设计进行全扁平化分析。集成的签收精度的时序收敛环境利用

电子设计自动化
2013-05-23

时序 MPU TE CADENCE

首页上一页 11 12 13 14 15 16 17 18 19 20 下一页尾页

CADENCE

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

Cadence推出用于实现电学感知设计的Virtuoso®版图套件

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

台积电扩大与Cadence定制设计平台的合作

台积电扩大与Cadence定制设计平台的合作

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

Cadence：Tempus时序签收加速SoC设计

Cadence设计工具通过台积电16nm FinFET制程认证

Cadence设计工具通过台积电16奈米FinFET制程认证

加速复杂IC开发 Cadence发表Tempus 时序Signoff方案

Cadence为复杂SoC设计缩短时序收敛时程

台积电认可Cadence Tempus时序签收工具用于20纳米设计

Cadence为复杂SoC设计缩短时序收敛时程

台积电认可Cadence Tempus时序签收工具用于20纳米设计

台积电认可Cadence Tempus时序签收工具用于20纳米设计

Cadence推出Tempus时序签收解决方案

Cadence推出Tempus时序签收解决方案

相关标签

关注此标签的用户(人)

热门活动

课程视频