CADENCE

Cadence推出下一代Palladium Z2和Protium X2系统，革命性提升硅前硬件纠错及软件验证速度

对比上一代，全新的Palladium Z2和Protium X2系统动力双剑(dynamic duo)组合将容量提高2倍，性能提高1.5倍。

Cadence发布下一代Sigrity X产品，将系统分析加快10倍

Sigrity X将突破性的分布式计算架构用于超大规模、5G通信、汽车及航空航天应用

物奇微电子国内首家选用Cadence Tensilica HIFI 5打造TWS芯片平台

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，物奇微电子（重庆物奇微电子有限公司）将Cadence® Tensilica® HiFi 5 DSP成功应用于其真无线立体声（TWS）产品。Tensilica HiFi 5是首款为高性能远场处理和人工智能（AI）语音识别处理量身优化的IP核。

什么是PSpice for TI的高级仿真技术？

你知道PSpice for TI的高级仿真技术吗?许多硬件工程师面临的需要在紧凑的项目时间内进行精确设计的需求日渐增长。如无法可靠地测试设计，可能会导致生产时间表严重滞后并带来高昂的代价，因此仿真软件成为每个工程师设计过程中的关键工具。

设计仿真软件究竟有多重要？看这款PSpice的魅力！

日前，TI（德州仪器）发布了Cadence设计系统公司的PSpice仿真器的新型定制版本。21ic中国电子网受邀参加此次发布的线上沟通交流会，揭秘PSpice for TI的与众不同。

新型PSpice® for TI工具通过系统级电路仿真和验证可帮助工程师缩短产品上市时间

TI利用Cadence的新型仿真和分析工具轻松选择、评估和验证新设计的组件。

美商传威TranSwitch高速接口IP资产被Cadence收购

Cadence设计系统公司宣布已收购美商传威（TranSwitchCorp.）公司高速接口IP资产,并雇用其经验丰富的IP开发团队，更进一步扩大Cadence快速发展的IP产品阵容。这项交易包括

物联网到底是实的还是虚的

继PC产业市场饱和，智能手机的成长趋缓，物联网（IOT）被推上舞台，披着“我是半导体明日之星”的彩带。过去一年，以物联网（IOT）为名的研讨会超过四百场以上，天天都有人在谈物联网。但物联网真能带

联电、Cadence合作开发28纳米HPC＋制程认证

联电昨(6)日宣布，Cadence类比/混合信号(AMS)芯片设计流程已获得联电28纳米HPC+制程的认证。透过此认证，Cadence和联电的共同客户可以于28纳米HPC+制程上利用全新的AMS解决方案，去设计汽车、工业物联网(IoT)和人工智能(AI)芯片。

从入门到高手的硬件电路设计指南

硬件电路是电路系统的重要组成部分，硬件电路设计是否合理直接影响电路系统的性能。硬件电路设计的一般分为设计需求分析、原理图设计、PCB设计、工艺文件处理等几个阶段，设计过程中的每一个细节都可能成为导致设计成功与失败的关键。

Arm推出致力于高效、安全的物联网设计的全新物联网测试芯片和开发板

Musca-S1测试芯片基于三星Foundry28纳米FD-SOI工艺技术，为物联网解决方案的片上系统设计提供了全新选择

电路仿真软件哪个好？ 7款主流电路仿真软件优缺点大比拼

微电子及集成电路技术发展日新月异，离不开EDA电子电路仿真软件的支持。每天不知有多少电路设计及验证者，使用着各种电路仿真软件工具。俗话说，工欲善其事必先利其器，如何挑选合适的电路仿真软件工具?是决定工作效率的一个关键。对于市场上各类电路仿真软件工具，工程师至少要做到知己知彼，什么样的电路仿真软件工具适合什么样的电路设计?各种电路仿真软件工具的优点及不足?本文为大家整理了常用的几款电路仿真软件工具，并对这些电路仿真软件工具的优缺点做了简单比较。

Cadence推出Clarity 3D场求解器，为系统级分析和设计提供前所未有的性能及容量

楷登电子(美国Cadence公司，NASDAQ：CDNS)今日发布Cadence® Clarity™ 3D Solver场求解器，正式进军快速增长的系统级分析和设计市场。

面向下一代云到边缘基础设施，Arm、Cadence、Xilinx联合推出基于台积电7nm工艺的首款Arm Neoverse系统开发平台

Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，联合推出基于全新Armò Neoverse™ N1的系统开发平台，该平台将面向下一代云到边缘基础设施，并已在TSMC7纳米FinFET工艺上得到全面硅验证。

Cadence 网表算法

Cadence网表生成算法，避免设计中的潜在错误。

如何在资源有限的边缘端实现高效AI? Cadence发布DNA 100和HiFi 5两款全新DSP IP

强化端侧AI体验，DSP需要有更高效的结构。Cadence的DNA 100和HiFi 5分别面向视频和语音识别的NN算法加速，通过稀疏计算引擎来实现高效高性能。

Cadence Design System, Inc.宣布推出全新Modus?测试解决方案

日前，Cadence Design System, Inc.（现已正式更名为楷登电子）宣布推出全新Modus™测试解决方案。该方案助设计工程师将产品测试时间缩短最高三倍，从而降低生产测试成本，进一步提高硅产品利润率。新一代测试解

Cadence 的高级可制造性设计(DFM)解决方案

Cadence推出全新Tensilica DNA 100处理器IP，为设备端AI应用提供业界领先的性能和能效

楷登电子(美国 Cadence公司)近日推出Cadence® Tensilica® DNA100处理器IP，首款深度神经网络加速器(DNA)AI处理器IP，无论小至0.5 还是大到数百TeraMAC(TMAC)，均可实现高性能和高能效。

中芯国际采用Cadence DFM解决方案

全球电子设计创新企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布，中芯国际集成电路制造有限公司（中芯国际”,纽约证交所股份代号：SMI；香港联合交易所股票代码: