FIFO

关注38人关注

我要报错

基于STM32的数字示波器设计与实现

摘要：为实现一个高采样率，宽频带的便携式数字存储示波器，设计了以STM32为控制核心的数字示波器。硬件平台主要采用了AD8260数字程控增益放大器作为前端信号调理电路，ADS830高速宽带模数转换器和IDT7204高速缓存作

测试测量
2011-05-24

STM32 数字示波器 BSP FIFO
DSP和FPGA在图像传输系统中的应用和实现

摘要：本文重点介绍基于DSP和FPGA、采用中频数字化方法，以及QPSK扩频调制技术来实现图像的无线传输。对扩频通信系统的同步问题提出了一种实现方法，并给出了部分实验结果。关键词：图像传输；扩频通信；同步；FP

数字电源
2011-05-24

DSP FPGA 图像传输系统 FIFO
基于EPM7128设计的数据合并转换器

数据交换机的传送速率很高，当其和串行口通信时，在发送前把数据分为两部分分别发送到串行口，然后经过数据合并转换器把各个串行口的数据合并在一起并转换成PCM流。本文介绍了基于CPLD芯片EPM7128设计的数据合并转换

通信技术
2011-05-17

转换器 FRAM COM FIFO
一种基于PCI总线的反射内存卡设计

本文介绍了一种基于PCI 总线的反射内存卡的设计方法。给出了硬件电路设计，在FPGA 内完成数据缓存FIFO 及其控制器、SDRAM 控制器和编解码控制器的设计，结构清晰，集成度高; 介绍了驱动程序的设计，提供了应用程序接口; 采用三块反射内存卡搭建了验证系统，实验证明该反射内存样卡功能正常，工作稳定。

模拟
2011-05-05

节点反射内存卡 PCI总线 FIFO
基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计

本文介绍了基于C6727B的dMAX的基本结构以及基于dMAX的嵌入式FIFO软硬件设计，设置通用GPIO引脚作为中断，为了加快FIFO的传输速率，使用突发读写方式进行数据传输。嵌入式FIFO的实现，使得DSP和外部设备的通信更加方便和快捷，而且不需要CPU的参与，减轻了CPU的负担，CPU可以专注于复杂的算法处理。

数字电源
2011-05-01

DSP 嵌入式 DMA FIFO
基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计

基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计

嵌入式教程
2011-05-01

DSP 嵌入式 DMA FIFO
一种高速数据采集卡的设计与实现

摘要：为了实现对武器系统模拟信号的采集和数据分析，根据PC／104总线的数据采集系统的设计思想，数据采集卡以A／D转换器、CPLD和FIFO相结合来实现信号的连续采集与数据传输的控制。A／D转换器实现信号的采样保持和模

测试测量
2011-03-16

高速数据采集卡 CPLD BSP FIFO
基于FPGA的数字示波器

摘要：提出一种基于FPGA的简易数字示波器设计方法，硬件上采用以Altera公司的EP2C8Q208CN现场可编程门阵列芯片作为核心器件，同时结合FPGA和NIOS软核的优势，设计高效的片上可编程系统(SoPC)对高速A／D所采集的数据进

电子设计自动化
2011-03-07

FPGA 数字示波器 BSP FIFO
基于FPGA的数字示波器

基于FPGA的数字示波器

嵌入式软件
2011-03-04

FPGA 数字示波器 BSP FIFO
基于SOPC的自定义外设FIFO

摘要：以Altera公司的FPGA芯片EP2C20Q208C8为例，详细介绍了在QuartusII 7．2的环境下，用SOPC Builder构建Nios软核时，自定义FIFO接口元件的方法。通过将采集到的电压信号，在数码管上显示的实验，实现FIFO寄存器与

测试测量
2011-01-11

元件 SOPC BSP FIFO
基于SOPC的自定义外设FIFO

基于SOPC的自定义外设FIFO

嵌入式软件
2011-01-09

元件 SOPC BSP FIFO
基于A/D和DSP的高速数据采集技术

中频信号分为和差两路,高速A／D与DSP组成的数据采集系统要分别对这两路信号进行采集。对于两路数据采集电路,A／D与DSP的接口连接是一样的。两个A／D同时将和路与差路信号采样,并分别送入两个FIFO;DSP分时从两个FIFO中

测试测量
2011-01-02

DSP 高速数据采集 A/D FIFO
基于A/D和DSP的高速数据采集技术

中频信号分为和差两路,高速A／D与DSP组成的数据采集系统要分别对这两路信号进行采集。对于两路数据采集电路,A／D与DSP的接口连接是一样的。两个A／D同时将和路与差路信号采样,并分别送入两个FIFO;DSP分时从两个FIFO中

数字电源
2010-12-31

DSP 高速数据采集 A/D FIFO
基于FPGA+DSP技术的Bayer格式图像预处理

提出一种针对CMOS图像传感器采集的Bayer格式图像预处理系统，与传统的DSP图像处理系统相比，该系统利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相结合实现图像捕获、图像预处理等功能，采用支持USB2．O的CY7C68013将图像信息传送给上位机。在FPGA中采用双线性插值法将CMOS图像传感器采集的Bayer格式图像数据转换为RGB格式图像数据，并转换成Y亮度信号。实验结果表明，该系统能处理分辨率达500万像素的Bayer图像，并最终以20 Mb／s的带宽将亮度信号传输给上位机，缩短了开发周期，提高了图像处理的实时性。

电子设计自动化
2010-12-19

FPGA DSP技术 BSP FIFO
基于FPGA+DSP技术的Bayer格式图像预处理

提出一种针对CMOS图像传感器采集的Bayer格式图像预处理系统，与传统的DSP图像处理系统相比，该系统利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相结合实现图像捕获、图像预处理等功能，采用支持USB2．O的CY7C68013将图像信息传送给上位机。在FPGA中采用双线性插值法将CMOS图像传感器采集的Bayer格式图像数据转换为RGB格式图像数据，并转换成Y亮度信号。实验结果表明，该系统能处理分辨率达500万像素的Bayer图像，并最终以20 Mb／s的带宽将亮度信号传

数字电源
2010-12-17

FPGA DSP技术 BSP FIFO
基于FPGA+DSP技术的Bayer格式图像预处理

基于FPGA+DSP技术的Bayer格式图像预处理

嵌入式软件
2010-12-17

FPGA DSP技术 BSP FIFO
FPGA/CPLD设计思想与技巧

FPGA/CPLD设计思想与技巧

嵌入式教程
2010-11-07

串并转换数据接口 FPGA/CPLD FIFO
基于SERDES收发器和CPRI的电信系统低延迟变化设计

　　本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA，来实现电信系统低延迟变化设计的考虑因素。　　无线电信设备制造商正受到以更小体积、更低功耗、更低制造成本来布署基站架构的压力。当通过WiMa

数字电源
2010-10-10

电信收发器 SERDES FIFO
基于SERDES收发器和CPRI的电信系统低延迟变化设计

基于SERDES收发器和CPRI的电信系统低延迟变化设计

嵌入式教程
2010-10-10

电信收发器 SERDES FIFO
基于fifo存储器的声发射信号的数据传输及存储

　　声发射技术是光纤传感技术和声发射技术相结合的产物，是目前声发射技术的发展趋势。它将高灵敏度声发射传感器安装于受力构件表面以形成一定数目的传感器阵列，实时接收和采集来自于材料缺陷的声发射信号，进而通

工业控制
2010-09-17

存储器数据传输信号 FIFO

首页上一页 3 4 5 6 7 8 9 10 11 12 下一页尾页

wolfskin
206022219002
zhujun615
huang8089
nbiot
dkb
hzy41y
pengyoujianxiao
ankee
wgajf0519
andy-hui
anhuiuniversity
TQFX
callhgd
dingsujie
jls1976
huanle1030
小黑屋525
liy1979
oy706659037

FIFO

基于STM32的数字示波器设计与实现

DSP和FPGA在图像传输系统中的应用和实现

基于EPM7128设计的数据合并转换器

一种基于PCI总线的反射内存卡设计

基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计

基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计

一种高速数据采集卡的设计与实现

基于FPGA的数字示波器

基于FPGA的数字示波器

基于SOPC的自定义外设FIFO

基于SOPC的自定义外设FIFO

基于A/D和DSP的高速数据采集技术

基于A/D和DSP的高速数据采集技术

基于FPGA+DSP技术的Bayer格式图像预处理

基于FPGA+DSP技术的Bayer格式图像预处理

基于FPGA+DSP技术的Bayer格式图像预处理

FPGA/CPLD设计思想与技巧

基于SERDES收发器和CPRI的电信系统低延迟变化设计

基于SERDES收发器和CPRI的电信系统低延迟变化设计

基于fifo存储器的声发射信号的数据传输及存储

相关标签

关注此标签的用户(38人)

热门活动

课程视频