TSMC
-
DB HiTek，功率半导体需求恢复，开工率上升
开工率上升至80%左右，这得益于在满负荷状态下持续增加新产品开发 全球200多个客户公司和每年开发约600款新产品 获得BCDMOS(复合电压元件)技术认证，成为业界一流企业 DB HiTek在中国大陆IC设计公司中的地位与TSMC相提并论 韩国首尔202...
-
台积电第三季度7纳米及更先进制程占晶圆总收入54%
台积电(TSMC)公布2022年第三季度业绩。第三季度合并营收为6131.4亿元新台币，上年同期为4146.7亿元新台币，同比增长47.9%，环比增长14.8%；净利润2808.7亿元新台币，上年同期新台币1562.6亿元。同比增长79.7%，环比增长18.5%。第三季度，台积电...
-
台积电将全年资本支出下调至360亿美元
台积电(TSMC)宣布将全年资本支出下调至360亿美元，这也是继三个月前第一次下修后，再一次下调资本支出预测，降幅约两成，被市场视为半导体市场放缓的重要讯号。此前预估的2022年资本支出目标400亿至440亿美元。台积电调降资本开支的主因是近期半导体库存调整超乎预期，加上通货膨胀...
-
产值高达272.8亿美元，第三季晶圆代工厂商营收排名
12月2日，TrendForce集邦咨询发布报告称，随着晶圆代工厂新增产能逐步放量，以及平均售价持续拉涨带动，第三季度晶圆代工产值高达272.8亿美元，季增11.8%，已连续九个季度创下历史新高。其中，台积电（TSMC）在苹果iPhone新机发布带动下，第三季度营收达148.8亿...
-
中芯国际14nm工艺获华为认可、转单 台积电回应：不担心
针对华为芯片代工转单中芯国际的传闻，台积电今天回应称，不担心市场份额会下降，反而会增加。 作为国内最大的半导体芯片设计公司，华为的芯片制造几乎都是台积电TSMC代工的，包括最新的5G芯片，除了目前的麒
-
台积电英文名TSMC应该大写还是小写？“迷信”造就今日成功
台积电，是全球第一大晶圆代工公司，最近几年来台积电率先推出新一代制程工艺，风头比以往的半导体大哥Intel还要劲，尤其是2018年率先量产7nm工艺以来，台积电成了香饽饽，苹果、华为、AMD等公司都要
-
Mentor Tanner模拟/混合信号工具获得TSMC模拟IC设计专有工艺认证
Mentor,a Siemens business日前宣布，其Tanner™模拟/混合信号(AMS)设计工具—Tanner S-Edit原理图输入工具和Tanner L-Edit版图编辑器—现已获得认证，可用于TSMC的可互操作的PDK(iPDK)，适用于广泛的TSMC专有工艺技术，以实现高产量的模拟IC设计。
-
苹果宣布已有44家供应商支持环保生产，包括富士康和TSMC
苹果去年开始联合供应链的合作伙伴一起搞环保生产，而在最新的公布中，苹果表示已经有44家供应商支持了他们的清洁能源生产。
-
面向下一代云到边缘基础设施，Arm、Cadence、Xilinx联合推出基于台积电7nm工艺的首款Arm Neoverse系统开发平台
Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，联合推出基于全新Armò Neoverse™ N1的系统开发平台，该平台将面向下一代云到边缘基础设施，并已在TSMC7纳米FinFET工艺上得到全面硅验证。
-
新思科技Design Platform全面支持TSMC多裸晶芯片3D-IC封装技术
新思科技(Synopsys, Inc.)宣布，新思科技Design Platform全面支持TSMC WoW直接堆叠和 CoWoS®先进封装技术。Design Platform支持与3D IC参考流程相结合，帮助用户在移动计算、网络通信、消费和汽车电子等应用中部署高性能、高连接性的多裸晶芯片技术。
-
针对ADAS设计，新思科技推出支持TSMC 7nm工艺技术的汽车级IP
新思科技(Synopsys, Inc.)宣布，推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare®Controller和PHY IP。DesignWare LPDDR4x、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP在TSMC 7nm工艺技术实现了先进的汽车设计规则，以满足ADAS和自动驾驶芯片的可靠性及运行要求.
-
Synopsys设计平台获得TSMC工艺认证，支持高性能7nm+工艺技术
Synopsys设计平台获得TSMC工艺认证，支持高性能7-nm FinFET Plus工艺技术，已成功用于客户的多个设计项目。 针对7-nm FinFET Plus工艺的极紫外光刻技术，IC Compiler II 进行了专门的优化，进一步节省芯片面积。 采用TSMC的Wafer-on-Wafer®(WoW)技术，平台内全面支持多裸晶芯片堆叠集成，从而提高生产效率，加快实现大批量生产。
-
Mentor扩展解决方案以支持TSMC 7nm FinFET Plus和 12nm FinFET工艺技术
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 12nm FinFET Compact Technology (12FFC) 和最新版本 7nm FinFET Plus 工艺的认证。Nitro-SoCTM 布局和布线系统也通过了认证，可以支持 TSMC 的 12FFC 工艺技术。
-
Synopsys与TSMC共同开发12nm FinFET制程的接口、模拟及基础IP
新思科技近日宣布：与台湾集成电路制造股份有限公司(TSMC)共同开发用于TSMC 12FFC制程的DesignWare®接口、模拟及基础IP。
-
Cadence获得TSMC 7nm工艺技术认证
楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果，进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间，Cadence开发了包括多种解决方案的全新工艺设计包(PDK)，进一步实现功耗、性能和面积(PPA)优化。
-
Cadence获得TSMC 7nm工艺技术认证
内容概要：·凭借为TSMC 7nm工艺打造的定制/模拟电路仿真与数字工具套件，Cadence获得TSMC v1.0设计认证及SPICE认证。该套件旨在优化移动应用与高性能应用的计算设
-
Cadence与TSMC合作12FFC工艺技术，驱动IC设计创新
楷登电子(美国 Cadence 公司)今日正式公布其与台湾积体电路制造股份有限公司(TSMC)全新12nm FinFET紧凑型(12FFC)工艺技术开发的合作内容。凭借Cadence® 数字与Signoff解决方案、定制/模拟电路仿真解决方案及IP，系统级芯片(SoC)设计师可以利用12FFC工艺开发正在快速发展的中端移动和高端消费电子应用。上述应用对PPA性能(功耗、性能和面积)的要求更高，为此，Cadence正与12FFC工艺的早期客户开展紧密合作。
-
TSMC的5nm工艺预计在2019年试产，已着手3nm工艺研发
对TSMC台积电来说，他们的工艺之前确实落后Intel一两代，但在10nm节点开始弯道超车，未来的工艺发展速度更是(官方宣传中)超过了Intel，2018年打算量产7nm，而2019年则会试产5nm工艺，现在也着手研发更先进的3nm工艺了。
-
TSMC与Mentor Graphics携手合作，为全新InFO技术变型提供设计和验证工具
Mentor Graphics 公司宣布，TSMC 扩展与 Mentor Graphics 的合作，将 Xpedition® Enterprise 平台与 Calibre® 平台相结合，在多芯片和芯片-DRAM 集成应用中为 TSMC 的InFO(集成扇出)封装技术提供设计和验证。
-
台积电宣布10nm完工 7nm/5nm也在路上了
2015年Intel、三星、TSMC都已量产16/14nm FinFET工艺，下一个节点是明年的10nm，而10nm之后的半导体制造工艺公认越来越复杂，难度越来越高，甚至可能让摩尔定律失效，需要厂商拿出更多投资研发新技术新材料。
