FIFO

基于FIFO实现DSP间的双向并行异步通讯

介绍了利用CYPRESS公司的FIFO芯片CY7C419实现DSP间双向并行异步通讯的方法,该方法简单实用,速度快,特别适用于小数据量的数据相互传送。文中给出了CY7C419的引脚功能以及用FIFO.

基于FPGA的非对称同步FIFO设计

单片机的FIFO(先入先出)循环队列实现

//////////////////////////////////////////////////////////// 文件：config.h//////////////////////////////////////////////////////////#ifndef __CONFIG_H#define __CONFIG_H//这一段无需改动//This segment

异步FIFO控制器的设计

基于AHB接口的高性能LCD控制器IP设计

本文将说明高性能LCD控制器IP的模块化设计概念(如图一)。FTLCDC200 通过SDRAM控制器跟SoC内部总线通信，控制器把图像数据从SDRAM读到TFT显示屏。CPU来控制整个系统的初始化

异步FIFO那点事

设计一个FIFO是FPGA设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO—— 这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处

labview的软件计数器和FIFO BUFFER

PLC编程中有大量的定时器和计数器可用,做工业自动化控制的朋友在LABVIEW编程时经常因为找不到类似熟悉的功能而烦恼,其实LABVIEW本身提供的逻辑功能非常强大,远远超过PLC.看看加计数器的说明:它有两个控制端initializ

Camera Link接口的异步FIFO设计与实现

一种基于ASIC的高速异步FIFO设计

用CPLD和外部SRAM构成大容量FIFO的设计

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

一种基于音频解嵌的异步FIFO设计及FPGA实现

DSP核信号采集系统通讯接口设计

随着数字信号处理技术理论的不断发展，数字信号处理器的发展也是日新月异。不仅执 行指令速度越来越快，而且其功耗也越来越低。许多仪器或检测设备都不约而同地将DSP 应用到那些数据量庞大而且需实时传送数据的系统中。核信号数据采集系统也不例外，利用 DSP 可以实时有效地处理采集的信号，并将处理数据发送至上位机进行进一步处理。通常 数据采集系统下位机与上位机的通讯采用串口方式，这种方式不仅协议简单，而且连接方便。

基于DSP的嵌入式 FIFO 数据传输系统设计

嵌入式设备由于具有硬件可在线配置，实现灵活等特点，使得其应用越来越广泛。尤其在基于FPGA的硬件系统中应用较多，目前在许多产品中实现了嵌入式网口、嵌入式PCI/PCI-E、嵌入式USB等各种模块。

异步FIFO的VHDL设计

FIFO （先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟（

基于FPGA内部的FIFO设计

在FPGA设计中，内部的FIFO设计是 个不可或缺的内容，其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器，在coregen中可以直接产生这的硬FIFO控制器， 强烈建议能够使用硬的H

系统的有关仿真/FIFO的仿真

本次设计使用了Altera LPM库中的CSFIFO，即Cycle＿Shared＿FIFO。FIFO用于与主处理器，如单片机或DSP进行数据接口。为了便于观察系统输出，调试过程中使用的FIFO深度值只设置为4。 （1）仿真激励源：同步时钟CLK，写

基于UR8的586-Engine异步串行通信扩展设计

摘要：TERN公司开发的586-Engine微控制模块具有精度高可靠性高的特点，适用于工业程序控制和高精度数学计算。为了实现高实时性、高传输波特率的要求，本文提出了一种基于UR8的异步串行通信扩展方案，并完成系统的软硬

基于DSP的USB接口设计与实现

1 引言近年来,随着数字信号技术的发展,需要处理的数据量越来越大,处理的速度也越来越快,因此具有高速性能DSP 芯片的应用得到了广泛重视。而通过DSP 处理的数据往往要传输给

超高速 USB至FIFO桥接芯片的开发版

21ic讯 FTDI 以其极高的性价比和广泛利用易于实现的特色，推出支持下一代USB接口技术的新一系列评估/开发模块。其最新量产的 UMFT60XX 产品使用 FT600/1Q USB3.0 超高速集