PLL
关注人关注
我要报错
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
-
串行输入PLL集成频率合成器MB15A02及其应用
MB15A02是日本富士通公司开发的集成PLL频率合成器。它采用变模分频技术，是一个单片串行输入PLL频率合成器，MB15A02具有如下特点：
-
ONSEI 推出PLL时钟发生IC
-
ONSEMI 推出PLL时钟产生集成电路
-
高性能锁相环PE3293及其应用
文中介绍了PE3293的特点功能和组成原理，给出了PE3293在频率综合器设计中的应用电路。
-
美国国家半导体推出全新系列 PLLatinum 锁相环路
美国国家半导体公司 (National Semiconductor Corporation) (美国纽约证券交易所上市代号：NSM) 宣布推出 LMX243x 系列 PLLatinum?锁相环路的几个基本型号，以满足高频锁相环路市场的需求。这几款高性能锁相环路拥有
