PLL
-
PLL调频解调器(LM565CN、RC4558DN)
如图所示电路采用LM565CN构成10kHz±3kHz的调频解调电路。将V1和V2的差分解调输出用图(b)的A1差分放大器进行电平位移并放大，再由A2构成的有源LPF滤除20kHz的脉动分量。 function resizeImage(evt,obj){ newX=
-
如何避免在DSP系统中出现噪声和EMI问题
在任何高速数字电路设计中，处理噪声和电磁干扰(EMI)都是一个必然的挑战。处理音视频和通信信号的数字信号处理(DSP)系统特别容易遭受这些干扰，设计时应该及早搞清楚潜在的噪声和干扰源，并及早采取措施将这些干扰降到最小。
-
如何避免在DSP系统中出现噪声和EMI问题
在任何高速数字电路设计中，处理噪声和电磁干扰(EMI)都是一个必然的挑战。处理音视频和通信信号的数字信号处理(DSP)系统特别容易遭受这些干扰，设计时应该及早搞清楚潜在的噪声和干扰源，并及早采取措施将这些干扰降到最小。
-
如何避免在DSP系统中出现噪声和EMI问题
在任何高速数字电路设计中，处理噪声和电磁干扰(EMI)都是一个必然的挑战。处理音视频和通信信号的数字信号处理(DSP)系统特别容易遭受这些干扰，设计时应该及早搞清楚潜在的噪声和干扰源，并及早采取措施将这些干扰降到最小。
-
深圳第一动力科技公司获Gaintech中国区代理权
深圳市第一动力科技有限公司(Firstpower Tech)成立于2005年，一直专注于电子元器件的分销业务，公司目前拥有员工46人，全国有4个分公司。随着业务的不断扩大，第一动力于2007年涉足授权分销领域，在获得了日本Holon中
-
系统时钟源的比较选择及高性能PLL的发展趋势
在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产生和分配包含多种功能，如振荡器源、转换至标准逻辑电平的部件以及时钟分配网络
-
采用PLL技术的合成频率源设计
介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8 GHz锁相频率源。
-
低噪声、集成的VCO/PLL RF合成器满足了无线基础设施的需求(图)
无线通信应用中的合成器 在无线通信系统设计中，为混频器与调制解调器生成本地振荡器(LO)时钟的合成器是决定系统性能高低的关键组件。其会直接降低系统性能裕量，进而影响接收机的灵敏度、发送器的误差矢量幅度(EVM
-
高分辨率PLL频率合成器（ADI）
Analog Devices, Inc.（ADI）公司发布ADF4157——一款最新的高频率、小数N分频锁相环（PLL）频率合成器，适合用于需要低相位噪声和超精细控制分辨率的应用，例如卫星通信、专用集群移动通信网（PMR）、仪器和无线基站设备，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA网络。
-
基于MAX7044/7033的无线收发电路
介绍频率范围为450~300 MHz，接收灵敏度一114 dBm，发射输出功率+13 dBm，ASK调制解调，数据速率达到100 kbps，基于MAX7044/MAX7033的300~450 MHz ASK无线收发电路的技术特性、引脚功能、内部结构、工作原理、应用电路，以及需要注意的LNA输入匹配电路、PCB板设计、与微控制器接口等问题．
-
ADI推出PLL合成器及软件设计工具
增加RF产品种类 －新的ADIsimPLL3.0版支持更多的器件种类，增强了库和仿真的功能； 新的低频和高频PLL合成器适合无线基站应用。 2006年5月22日美国模拟器件公司，全球领先的高性能信号处理解决方案供应商，今日在
