摘要:将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计,一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题,并完成了实机研制、系统联调试验和测试。结果表
Cosmic Circuits,日前宣布为ARM提供用于在多个技术节点评估标准单元库的PLL解决方案。S2C公司是Cosmic在中国的正式代理商。Cosmic Circuits提供纳米技术节点差异化模拟IP核的广泛组合,其范围覆盖数模转换器、用于
21ic讯 Cosmic Circuits,日前宣布为ARM提供用于在多个技术节点评估标准单元库的PLL解决方案。S2C公司是Cosmic在中国的正式代理商。Cosmic Circuits提供纳米技术节点差异化模拟IP核的广泛组合,其范围覆盖数模转换器、
21ic讯 Analog Devices, Inc. (ADI),最近推出一款 PLL(锁相环)频率合成器 ADF41020,它可以用在无线接收机和发射机的上变频和下变频部分,实现高达 18 GHz 的本振。 ADF41020提供极高的带宽,设计中可以无需倍频器
摘要 锁相环(PLL)是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中,主要提供"本振"(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代
摘要 锁相环(PLL)是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中,主要提供"本振"(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代
21ic讯 凌力尔特公司 (Linear Technology Corporation) 推出一个具集成型 VCO 的高性能整数 N 频率合成器系列中的首款器件 LTC6946,该器件可提供 -226dBc/Hz 归一化闭环带内相位噪声、绝佳的 -274dBc/Hz 归一化带内
摘要:本应用笔记介绍如何对Maxim的DS314xx时钟同步IC进行现场升级,使其接受并锁定至1Hz输入时钟信号。文章探讨了少数情况下对1Hz时钟监测功能及系统软件支持的需求。基于这些考虑,系统利用DS314xx器件构建标准的
摘要:针对跳频通信系统有固有噪声的特点,结合DDS+DPLL高分辨率、高频率捷变速度的优点,并采用Altera公司的Quartus-Ⅱ_10.1软件进行设计综合,提出了一种新型的跳频信号源。结果表明,该设计中DPLL时钟可达到12
摘要:介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的信号具有输出频率高
基于DDS+PLL技术的频率合成器的设计
引言 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通过临时配置成串行移位寄存器的触发器,将这个位模式加到待测电路上。数字BIST亦用相同的触发器
摘要:该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。 概述在很多
引言 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通过临时配置成串行移位寄存器的触发器,将这个位模式加到待测电路上。数字BIST亦用相同的触发器
在任何高速数字电路设计中,处理噪声和电磁干扰(EMI)都是一个必然的挑战。处理音视频和通信信号的数字信号处理(DSP)系统特别容易遭受这些干扰,设计时应该及早搞清楚潜在的噪声和干扰源,并及早采取措施将这些干扰降
在任何高速数字电路设计中,处理噪声和电磁干扰(EMI)都是一个必然的挑战。处理音视频和通信信号的数字信号处理(DSP)系统特别容易遭受这些干扰,设计时应该及早搞清楚潜在的噪声和干扰源,并及早采取措施将这些干扰降
如何避免在DSP系统中出现噪声和EMI问题
21ic讯 Analog Devices, Inc. (ADI),最近推出一款用于无线通信系统的 PLL(锁相环)频率合成器 ADF4351,它实现了集成度、性能、灵活性与频率范围的业界最佳组合。就单个 RF器件而言,它支持最宽的连续频率范围。 A