PLL

PLL VCO 技术总结

锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成。目前常用锁相环有整数分频和小数分频两种。衡量锁相环性能的主要指标包括输

Silicon Labs推出高性能4-PLL时钟IC

21ic讯 Silicon Laboratories （芯科实验室有限公司）推出业界首颗最佳性能、最高集成度的时钟IC，以应对具备复杂时钟要求的高速光传输网络（OTN）应用。利用Silicon Labs专利的DSPLL®技术，新推出的Si5374和Si

Silicon Labs推出高性能4-PLL时钟IC

21ic讯 Silicon Laboratories （芯科实验室有限公司）推出业界首颗最佳性能、最高集成度的时钟IC，以应对具备复杂时钟要求的高速光传输网络（OTN）应用。利用Silicon Labs专利的DSPLL®技术，新推出的Si5374和Si

PLL陷波滤波器用于阻拦不需要的频率

经常有要阻挡某些频率信号的情况，其中最常见的是50Hz或60Hz的电力线工频。图1中的PLL陷波滤波器可以用于阻拦不需要的频率。IC1 LM567C是一只音调解码器。C1、R1A和R1B等元件决定了IC1探测的频率F：F=1/[C1(R1A

AD9779A的寄存器配置及PLL频带优化

随着科学技术的发展，通信、测量等各个领域对信号源的要求越来越高，高速任意波形发生器成为市场的热点。高速DAC作为任意波形发生器的关键部分，其性能对高速信号有着极大的影响。AD9779A是目前国内能买到的性能较

AD9779A的寄存器配置及PLL频带优化

摘要：高速数模转换器(DAC)AD9779A内部集成了PLL、插值滤波器、信号同步控制、增益调节等多种功能，通过配置内部寄存器可以控制、优化DAC的各种功能，满足设计需求。本文详细介绍了AD9779A的内部寄存器配置原理，以及

PLL中放及解调器

PLL FSK解调器

PLL译码电路

PLL编码器

CMOS PLL译码电路

CMOS PLL编码器

锁相环（PLL）鉴频器

PLL检波器

ADF4157在数字预失真时钟方案中的应用

在现代电子技术的设计与开发过程中. 特别是在通信、雷达、航空、航天以及仪器仪表等领域， 都需要进一步提高一系列高精度、高稳定度的频率源的频率精度， 频率合成器是无线通信设备中的一个重要组成部分， 其设计

高速测试测量的时钟恢复方案

不管是放到测试设置中，还是作为被测设备的一部分，时钟恢复都在进行准确的测试测量时发挥着重要作用。由于大多数千兆位通信系统都是同步系统，因此系统内部的数据都使用公共时钟定时。不管是沿着几英寸的电路板

基于PLL技术的合成频率源设计

1 引言　　频率源是现代射频和微波电子系统的心脏,其性能直接影响整个电子系统的功能，成为非常重要的部件。　　频率源分为二大类：自激振荡源和合成频率源。常见的自激振荡源有晶体振荡器、腔体振荡器、介质振荡器、

基于PLL的测试测量时钟恢复方案

　不管是放到测试设置中，还是作为被测设备的一部分，时钟恢复都在进行准确的测试测量时发挥着重要作用。由于大多数千兆位通信系统都是同步系统，因此系统内部的数据都使用公共时钟定时。不管是沿着几英寸的电路板传

利用可编程展频时钟生成器来降低EMI干扰

电磁干扰(EMI)是一种会通过导致意外响应或完全工作实效从而影响电气/电子设备性能的能量。　　EMI是由辐射电磁场或者感应电压和电流产生的。当前高速数字系统中的高时钟频率和短边率也会导致EMI问题。　　传导和发射

基于压控振荡器（VCO）的高性能锁相环（PLL）设计

简介 “锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中，主要提供“本振”(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数(A/D)转换