PLL

关注人关注

我要报错

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

DSP内嵌PLL中的CMOS压控环形振荡器设计

本文设计了一种应用于DSP内嵌锁相环的低功耗、高线性CM0S压控环形振荡器。电路采用四级延迟单元能方便的获得正交输出时钟，每级采用RS触发结构来产生差分输出信号，在有效降低静态功耗的同时．具有较好的抗噪声能力。在延迟单元的设计时。综合考虑了电压控制的频率范围以及调节线性度，选择了合适的翻转点。仿真结果表明．电路叮实现2MHz至90MHz的频率调节范围，在中心频率附近具有很高的调节线性度，可完全满足DSP芯片时钟系统的要求。

数字电源
2010-03-30

DSP CMOS PLL 环形振荡器
DSP内嵌PLL中的CMOS压控环形振荡器设计

DSP内嵌PLL中的CMOS压控环形振荡器设计

嵌入式教程
2010-03-30

DSP CMOS PLL 环形振荡器
嵌入式系统的PCIe时钟分配

PCI Express(PCIe)是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵，因此，采用点对点连接的星型结构的PCIe时钟分配方案并不理想。本文将讨论如何使用一个

测试测量
2010-03-25

时钟嵌入式系统 PCIE PLL
嵌入式系统的PCIe时钟分配

PCI Express(PCIe)是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵，因此，采用点对点连接的星型结构的PCIe时钟分配方案并不理想。本文将讨论如何使用一个

数字电源
2010-03-23

时钟嵌入式系统 PCIE PLL
灵活、高性价比雷达系统的 PLL 合成器（ADI）

Analog Devices, Inc.最新推出的 ADF4158PLL 合成器，可灵活、高性价比地实现 FMCW （频率调制连续波）雷达系统。FMCW 雷达系统广泛应用于汽车、航空、军事、工业和通信领域，可测量外部目标的相对距离和速度。与传

汽车电子
2010-01-12

合成器雷达系统 ADI PLL
灵活、高性价比雷达系统的 PLL 合成器（ADI）

Analog Devices, Inc.最新推出的 ADF4158PLL 合成器，可灵活、高性价比地实现 FMCW （频率调制连续波）雷达系统。FMCW 雷达系统广泛应用于汽车、航空、军事、工业和通信领域，可测量外部目标的相对距离和速度。与传

数字电源
2010-01-10

合成器雷达系统 ADI PLL
基于FPGA的提取位同步时钟DPLL设计

在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准

电子设计自动化
2009-12-28

FPGA 位同步时钟 BSP PLL
异步FIFO和PLL在高速雷达数据采集系统中的应用

将异步FIFO和锁相环应用到高速雷达数据采集系统中用来缓存A／D转换的高速采样数据，解决嵌入式实时数据采集系统中，高速采集数据量大，而处理器处理速度有限的矛盾，提高系统的可靠性。根据FPGA内部资源的特点，将FIFO和锁相环设计在一块芯片上。因为未使用外挂FIFO和PLL器件，使得板卡设计结构简单，并减少硬件板卡的干扰。由于锁相环的使用，使得整个采集系统时钟管理方便。异步FIFO构成的高速缓存具有一定通用性，方便系统进行升级维护。

数字电源
2009-12-18

数据采集系统异步FIFO 雷达数据 PLL
异步FIFO和PLL在高速雷达数据采集系统中的应用

异步FIFO和PLL在高速雷达数据采集系统中的应用

嵌入式教程
2009-12-18

数据采集系统异步FIFO 雷达数据 PLL
嵌入式多媒体播放器的设计与实现

1、引言　　随着音频解码技术、存储器技术、MP3高质量压缩技术等相关技术不断的发展以及人们对消费电子产品需求的增加,MP3新产品层出不穷,成为时尚潮流前沿的一个最佳载体。人们可以用它休闲娱乐 ,也可以用它工作和学

消费电子
2009-12-18

多媒体播放器嵌入式多媒体 BSP PLL
嵌入式多媒体播放器的设计与实现

1、引言　　随着音频解码技术、存储器技术、MP3高质量压缩技术等相关技术不断的发展以及人们对消费电子产品需求的增加,MP3新产品层出不穷,成为时尚潮流前沿的一个最佳载体。人们可以用它休闲娱乐 ,也可以用它工作和学

数字电源
2009-12-16

多媒体播放器嵌入式多媒体 BSP PLL
PLL集成电路构成脉冲键控脉冲器电路图

620)this.width=620;" />

基础实用电路
2009-12-13

集成电路脉冲电路图 PLL
一种基于DDS+PLL的Chirp-UWB信号产生方案

由于超宽带信号的带宽很宽，传统的信号产生办法已不能直接应用于超宽带通信。为此，提出一种基于DDS+PLL的Chirp-UWB信号产生方案，该方法联合使用了DDS和PLL两种信号产生技术，优势互补。通过ADS结合Matlab对系统的模型建立和性能分析证明，该方案输出信号性能优良，完全能满足设计要求，并已成功应用于某超宽带通信系统。

通信技术
2009-09-27

信号产生 UWB DDS PLL
基于FPGA的PLL频率合成器设计

频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。本文结合F

电子设计自动化
2009-09-14

FPGA 频率合成器 KHZ PLL
具功耗意識的FPGA設計技巧

传统以来，在选用FPGA组件时，成本、容量、效能、封装形式等，通常是系统架构师或设计人员的主要考虑。但随着低功耗应用快速兴起，现在，功耗效能也已成为选用FPGA时的首要考虑。一般来说，设计人员对ASIC或FPGA的

模拟
2009-09-12

FPGA 动态电源 I/O PLL
基于低噪音单芯片高频分频器的PLL设计

VSAT是一种小卫星通信系统，可为边远地区的家庭和商业用户提供可靠的、具有成本效应的宽带数据和其它业务。VSAT采用一种小型天线来发送和接收卫星信号，可为所有处于卫星覆盖区域内的用户提供高带宽连接，无论用

通信技术
2009-09-02

芯片低噪音分频器 PLL

首页上一页 3 4 5 6 7 8 9 10 11 12 下一页尾页

PLL

DSP内嵌PLL中的CMOS压控环形振荡器设计

DSP内嵌PLL中的CMOS压控环形振荡器设计

嵌入式系统的PCIe时钟分配

嵌入式系统的PCIe时钟分配

灵活、高性价比雷达系统的 PLL 合成器（ADI）

灵活、高性价比雷达系统的 PLL 合成器（ADI）

基于FPGA的提取位同步时钟DPLL设计

异步FIFO和PLL在高速雷达数据采集系统中的应用

异步FIFO和PLL在高速雷达数据采集系统中的应用

嵌入式多媒体播放器的设计与实现

嵌入式多媒体播放器的设计与实现

PLL集成电路构成脉冲键控脉冲器电路图

一种基于DDS+PLL的Chirp-UWB信号产生方案

基于FPGA的PLL频率合成器设计

具功耗意識的FPGA設計技巧

基于低噪音单芯片高频分频器的PLL设计

相关标签

关注此标签的用户(人)

热门活动

课程视频