引言CMOS存储结构(如静态RAM单元和触发器)在受到高能粒子轰击时容易发生翻转(即状态改变)。这些高能粒子可能是阿尔法(alpha)粒子、中子、质子或各种重离子,他们是由宇宙射线与大气外层中的粒子碰撞,或宇宙射线释放
引言CMOS存储结构(如静态RAM单元和触发器)在受到高能粒子轰击时容易发生翻转(即状态改变)。这些高能粒子可能是阿尔法(alpha)粒子、中子、质子或各种重离子,他们是由宇宙射线与大气外层中的粒子碰撞,或宇宙射线释放
随着电子技术的发展,数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。高密度现场可编程逻辑器件的出现将大量逻辑功能集成于一个单片 IC之中。对基于 E2PROM (或 Flash Memory)工艺的器件,配置数据
设想一下:如果你驱车以每小时75英里的速度在高速公路上疾驰,一边驾驶着2006才购买的新车,一边欣赏着Steve Miller的Greatest Hits乐曲。突然间,引擎管理系统或稳定控制系统失效。如果出现这一幕,您不仅仅可能会遭
基于单片机的复杂可编程逻辑器件快速配置方法基于SRAM(静态随机存储器)的可重配置PLD(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存配置数据。这些配置
东芝在“2010 Symposium on VLSITechnology”上,发布了采用09年开始量产的40nm工艺SoC的低电压SRAM技术。该技术为主要用于便携产品及消费类产品的低功耗工艺技术。通过控制晶体管阈值电压的经时变化,可抑
Linux下ColdFire片内SRAM的应用程序优化设计
Linux下ColdFire片内SRAM的应用程序优化设计
基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器,因为这种存储器结构非常适合主流的CMOS工艺流程,不需要增添任何额外的工艺步骤。如图1a中所示的那样
使用新SRAM工艺实现嵌入式ASIC和SoC的存储器设计
1.按逻辑功能块的大小分类可编程逻辑块是FPGA的基本逻辑构造单元。按照逻辑功能块的大小不同,可将FPGA分为细粒度结构和粗粒度结构两类。细粒度FPGA的逻辑功能块一般较小,仅由很小的几个晶体管组成,非常类似于半定
根据台湾工业技术研究院,从Pseudo SRAM产品容量来看,2011年以64Mb的出货量最大,约有2.3亿颗,而32Mb与128Mb的市场量都约有8千万颗。预估2010年~2015年的主流容量仍为64Mb与128Mb。 2010~2015全球Pseudo SRAM市场
Osram 2011会计年度(10年10月至11年9月)营收达50亿欧元(约65亿美元),年增7.5%,全球员工数高达约4万人,股票虽未上市,但市值估计高达50至70亿欧元。西门子一直持有Osram 100%的股份,原本计划在2011年秋季为Osram进
简述嵌入式系统的高速度大容量非易失随机数据存储
21ic 讯 赛普拉斯半导体公司日前宣布 Aclara Technologies 已在其全新 UMT-R 家用电表中选用赛普拉斯带 SPI 接口的串行非易失性静态随机存取存储器 (nvSRAM)。串行 nvSRAM 可为 UMT-R 提供高速故障安全型存储器功能,
以前很多人认为,半导体器件只会在太空应用中受到辐射的影响,但是随着半导体工艺的进步,很多地面的应用也会受到辐射的影响。今天,我们会介绍不同的辐射效应和对FPGA的影响,比较不同的FPGA的耐辐射性。辐射的影响
FPGA/CPLD能做什么呢?可以毫不夸张的讲,FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。FPGA/CPLD如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,
本文主要介绍了一个具有可测性设计和可制造性设计的新型单片系统,该系统由硬盘控制器(HDC)、16位微控制器、微控制器使用的程序和数据SRAM以及用8M位DRAM实现的片上缓存组成,再加上时钟综合PLL、带外部旁路晶体管的
假设8个月前你驾车驶上了一个带急转弯的高速公路坡道。由于转弯时速度太快,汽车自动采取了主动安全和悬挂措施来避免驶离道路。主动安全措施包括汽车制动、电子稳定控制和安全带的预拉。智能汽车可以记忆曾采取的主动
虽然芯片制程方面一直在飞速进步,不过自从进入0.18微米(180nm)时代CPU核心电压降至 1.xV级别后,即使是目前实际生产用最新的28nm制程也只能使核心电压维持在1V左右。“高”电压带来的功耗问题也使移动计算