-
抢攻FinFET设计商机 益华发布新Virtuoso平台
益华(Cadence)针对28奈米以下制程及鳍式场效电晶体(FinFET)制程发布最新版Virtuoso布局(Layout)设计套件，该套件具备电子意识设计(Electrically Aware Design, EAD)功能，
-
台积电后日法说 陆行之4问张忠谋
台积电第二季法说会订后天（18日）召开，台股静候董事长张忠谋开金口论断下半年科技业景气，巴克莱资本证券亚太区半导体首席分析师陆行之昨（15）日指出，会中将针对库存调整、先进制程、苹果订单、竞争对手等4大议题
-
联电携手新思完成首个14nm FinFET制程验证工具设计定案
联电与新思科技(Synopsys)共同宣布，两家公司的合作已获得成果，采用新思科技DesignWare逻辑库的IP组合，和Galaxy实作平台的一部分寄生StarRC萃取方案，成功完成联电第一个14奈米FinFET制程验证工具的设计定案。在双
-
联电完成14nm制程FinFET结构晶体管芯片流片
在Synopsys 的协助下，台湾联电(UMC)首款基于14nm制程及FinFET晶体管技术的测试用芯片日前完成了流片。联电公司早前曾宣布明年下半年有意启动14nm制程FinFET产品的制造，而这次这款测试芯片完成流片设计则显然向实现
-
联电与Synopsys携手加速14奈米FinFET制程开发
晶圆代工大厂联华电子(UMC，以下简称联电)与全球半导体设计制造提供软体、IP与服务的领导厂商新思科技(Synopsys)共同宣布两家公司的合作已获得成果，采用新思科技 DesignWare 逻辑库的 IP 组合，和 Galaxy 实作平台的
-
联电完成14nm制程FinFET结构晶体管芯片流片
在Synopsys的协助下，台湾联电(UMC)首款基于14nm制程及FinFET晶体管技术的测试用芯片日前完成了流片。联电公司早前曾宣布明年下半年有意启动14nm制程FinFET产品的制造，而这次这款测试芯片完成流片设计则显然向实现这
-
联电完成14nm制程FinFET结构晶体管芯片流片
在Synopsys 的协助下，台湾联电(UMC)首款基于14nm制程及FinFET晶体管技术的测试用芯片日前完成了流片。联电公司早前曾宣布明年下半年有意启动14nm制程FinFET产品的制造，而这次这款测试芯片完成流片设计则显然向实现
-
联电携手新思 14nm设计定案采用Galaxy平台
联电(2303-TW)(UMC-US)与新思科技(Synopsys)(SNPS-US)共同宣布，两家公司的合作已获得成果，采用新思科技DesignWare逻辑库的IP组合，和Galaxy实作平台的一部分寄生StarRC萃取方案，成功完成联电第一个14奈米FinFET制
-
联电完成14nm制程FinFET结构晶体管芯片流片
在Synopsys 的协助下，台湾联电(UMC)首款基于14nm制程及FinFET晶体管技术的测试用芯片日前完成了流片。联电公司早前曾宣布明年下半年有意启动14nm制程FinFET产品的制造，而这次这款测试芯片完成流片设计则显然向实现
-
联华与新思携手 加速联华电子14奈米FinFET制程研发
联华电子与全球半导体设计制造提供软件、IP与服务的领导厂商新思科技(Synopsys)，日前(26日)共同宣布，两家公司的合作已获得成果。采用新思科技DesignWare®逻辑库的IP组合及 Galaxy™实作平台的一部分-寄生
-
联电携手新思 14nm设计定案 采用Galaxy平台
联电(2303-TW)(UMC-US)与新思科技(Synopsys)(SNPS-US)共同宣布，两家公司的合作已获得成果，采用新思科技DesignWare逻辑库的IP组合，和Galaxy实作平台的一部分寄生StarRC萃取方案，成功完成联电第一个14奈米FinFET制
-
赛灵思：28nm业界领先 未来市场进一步扩大
赛灵思与TSMC强强联合，再加上与ARM在嵌入式领域的配合，未来几年赛灵思的市场份额将进一步扩大。作为可编程FPGA的发明者和Fabless半导体业务模式的首创者，赛灵思(Xilinx)一直都是行业的创新先锋企业。29年来，赛灵
-
联电加入IBM技术联盟 携手奔向10nm工艺
在半导体行业，联电(UMC)算不上往往与最先进的技术搭不上边，不过这一次，台湾代工厂准备走在世界前列了。IBM、联电今天共同宣布，联电将加入IBM技术开发联盟，共同参与10nm CMOS工艺的开发。IBM技术开发联盟是一个由
-
联电加入IBM技术联盟 携手奔向10nm工艺
在半导体行业，联电(UMC)算不上往往与最先进的技术搭不上边，不过这一次，台湾代工厂准备走在世界前列了。IBM、联电今天共同宣布，联电将加入IBM技术开发联盟，共同参与10nm CMOS工艺的开发。IBM技术开发联盟是一个由
-
如何选择满足FPGA设计需求的工艺？
FPGA在系统中表现出的特性是由芯片制造的半导体工艺决定的，当然它们之间的关系比较复杂。过去，在每一节点会改进工艺的各个方面，每一新器件的最佳工艺选择是尺寸最小的最新工艺。现在，情况已不再如此。取而代之的
-
联电、IBM 携手10纳米CMOS
联电与IBM昨（13）日共同宣布，联电将加入IBM技术开发联盟共同开发10nm(纳米）CMOS制程技术。 联电表示，将指派工程团队加入位于美国纽约州阿尔巴尼（Albany, New York）的10纳米研发计划，而联电14纳米FinFET与
-
张忠谋：16nm量产更快速，对台积前途非常乐观
晶圆代工龙头台积电(2330)今(11日)召开股东会，董事长张忠谋(见附图)也于股东会中向股东报告台积未来在先进制程的进度。他表示，台积于去年11月，即开始采用20奈米系统单晶片制程，为客户生产测试晶片，并预计于2014
-
14纳米制程 牵动台积霸业
2015年起，晶圆代工产业在16/14纳米制程竞争将转趋激烈！巴克莱资本证券陆行之指出，尽管台积电在28/20纳米龙头地位仍难以撼动，但随着英特尔14纳米产能从明（2014）年下半年开出，苹果与Altera预计将从2015年下半年
-
Cadence设计工具通过台积电16nm FinFET制程认证
益华电脑(Cadence Design Systems)宣布，该公司的系统芯片开发工具已经通过台积电(TSMC) 16纳米 FinFET 制程的设计参考手册(design rule manual，DRM)第0.1版与 SPICE 模型工具认证。在早期阶段就达成工具认证里程碑
-
Cadence设计工具通过台积电16奈米FinFET制程认证
益华电脑(Cadence Design Systems)宣布，该公司的系统晶片开发工具已经通过台积电(TSMC) 16奈米 FinFET 制程的设计参考手册(design rule manual，DRM)第0.1版与 SPICE 模型工具认证。在早期阶段就达成工具认证里程碑
安泰测试Agitek
JYLBW
JWT20202
jack821119
wolfskin
206022219002
zhujun615
huang8089
nbiot
dkb
hzy41y
pengyoujianxiao
ankee
wgajf0519
andy-hui
anhuiuniversity
TQFX
callhgd
dingsujie
jls1976
