PLL

关注人关注

我要报错

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

【应用篇】Spectrum View在电源网络调试及PLL故障诊断场景的应用

前三篇文章主要介绍了Spectrum View的功能特点、相关理论知识，及其在多域联合分析上的应用，本文将通过常见的电源网络调试及PLL故障诊断等测试场景进一步描述Spectrum View的应用。

泰克科技（Tektronix）
2019-08-07

pll spectrum view 电源
SAM4E单片机之旅——10、UART与MCK之PLL

为使用更更高的波特率，则需要更更高的外设时钟的频率。这个时候就需要用到锁相环（PLL）了。锁相环可以对输入的时钟进行分频、升频后进行输出。MCK可以使用的锁相环为PLLA，而PLLA的输入时钟为MAINCK。本节将配置MC

单片机
2018-12-28

uart 单片机 sam4e mck pll
ARM7单片机（学习ing）—（KZ）、PLL（锁相环）—01

找了半天还是没有找到关于Proteus仿真LPC2106的频率设置~~还有就是暂时还看不懂Startup.s~~所以不知道它是怎么设置的~~不过这里先整理一下PLL~~PLL(锁相环）：寄存器描述：a、PLLCON寄存器（PLLCON—0X301FC080)b、P

单片机
2018-12-24

锁相环单片机 arm7 pll
小数分频与快锁芯片ADF4193的原理与应用

0引言在数字移动通信系统的设计过程中，经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。但这要求快速跳频系统中的超快速跳频PLL能够在几十微秒(μs)内稳

数字电源
2018-11-01

芯片电源技术解析 adf4193 pll
为微控制器增加PWM/模拟通道的方法

微控制器是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。在片上PWM(脉冲宽度调制)资源方面，低成本的8位单片微控制器是很吝啬的。设计人员在采用PWM资源时

电源AC/DC
2018-10-09

微控制器波特率电源技术解析 pll
锁相环中YTO自校准技术的应用

1 引言锁相环(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，它由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)及反馈电路等四个基本部件组成。如图1所示。鉴相器是一

功率器件
2018-10-09

电源技术解析鉴相器 yto pll
基于锁相环的频率合成电路设计

0 引言锁相环简称PLL|0">PLL，是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。由于锁相技术的发展，该技

功率器件
2018-09-27

锁相环电源技术解析频率合成电路 pll
基于DDS+PLL的LFM探地雷达信号产生器设计与实现

电子设计自动化
2018-09-21

信号产生器 dds pll
信号链基础知识#54 谁是音频时钟的“老板”，谁是主，谁又是从呢？

传统 I2S—为何要包括系统时钟？过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2S，其他人在做音频研究时也都会提到它。简而言之，它是一

消费电子
2018-09-19

DSP 音频 vco dac 电源技术解析压控振荡器 i2s mck sck bck lrck pll
基于DSP内嵌PLL中的CMOS压控环形振荡器设计

在现代高性能DSP芯片设计中，锁相环(PLL)被广泛用作片内时钟发生器，实现相位同步及时钟倍频。压控振荡器(VCO)作为PLL电路的关键模块，其性能将直接决定PLL的整体工作质量。

嵌入式硬件
2018-09-18

DSP cmos 嵌入式处理器环形振荡器 pll
LM3S1138入门7，PLL（锁相环）设置系统时钟

程序运行后，先设置LDO电压为2.75V，要点是：必须首先设置LDO电压为2.75V，切记！然后配置PLL输出为50MHz，作为系统时钟。采用PLL后，CPU运行速度大大加快，但功耗也会明显增大。因此在低功耗应用场合要限制PLL的使用

单片机
2018-07-30

锁相环 lm3s1138入门设置系统时钟 pll
逻辑分析仪我也DIY（三）—PLL后复位问题

逻辑分析仪我也DIY（三）—PLL后复位问题关于M4K的问题还没有结束。主要问题在于想利用M4K来存储要显示到VGA屏幕上的字模数据，而昨天为了方便开了一个很大位宽的M4K，结果就照成了M4K的利用率大大下降，原

测试测量
2018-07-16

逻辑分析仪复位问题 pll
Q2230+PLL实现的频率合成器

　　下图所示的是用Q2230激励锁相倍频系统实现的一个实际的频率合成器。系统时钟采用40 MHz，这样能输出DC～15 MHz、分辨率为0.01 Hz、电压峰一峰值为10 V的正弦波。谱纯度优于一70 dB，能输出DC～60 M

单片机
2018-05-31

频率合成器 pll
DDS+PLL频率合成技术与应用

　　在现代电子测量、雷达、通信系统、电子对抗等技术领域中，具有频率范围宽，分辨率高，转换快速的多种模式的信号源是重要和必不可少的。20世纪70～80年代大都采用锁相频率合成技术，实现频率范围为D

单片机
2018-05-31

频率技术 dds pll
运用在PLL上LC谐振频率的测试原理

传统上LC谐振频率的测试方法是通过逐点改变加在 (直接或者间接 )LC谐振回路上信号频率来找到最大输出时的频率点，并把这一频率点定义为 LC谐振频率。很明显这种测试方法的缺点是：测试方法比较

测试测量
2018-05-10

lc谐振频率 pll
FPGA学习：PLL分频计数的LED闪烁实例

由于这4个时钟频率都有一定的倍数关系，所以我们也很容易通过调整合理的计数器位宽，达到4个LED闪烁一致的控制。

嵌入式硬件
2018-04-26

FPGA LED 嵌入式开发 pll
LC谐振频率的测试方法和基本原理

传统上LC谐振频率的测试方法是通过逐点改变加在 (直接或者间接 )LC谐振回路上信号频率来找到最大输出时的频率点，并把这一频率点定义为 LC谐振频率。很明显这种测试方法的缺点是：测试方法比较复杂，测试时间长，测试精度低，而且直接受到谐振体尤其含磁芯谐振体由于较长测试时间所引起温度变化的影响。本论文中所要介绍的应用在PLL基础上对LC谐振频率进行测试的原理和方法具有快速，高精度和不受温度变化的影响，并且还具有测试方法简单的特点。本论文主要从理论上简明使用PLL对LC谐振频率进行测试的原理。

功率器件
2018-04-17

电源技术解析 lc谐振频率含磁芯谐振体 pll
用 PLL 实现超快频率切换

尤其在无线通信应用中，常常需要以非常短的时间切换 PLL (锁相环) 合成器的输出频率。在这类情况下，人们经常希望在相对较大的频率跳变之后，以不到 20μs 时间实现稳定的输出频率。以下我们将介绍，集成了 VCO 的超低噪声和超低寄生 0.37GHz 至 6.39GHz 整数 N PLL 合成器 LTC6946 怎样才能实现这样的目标。

功率器件
2017-09-11

电源技术解析 ltc6946 pll
PLL回路滤波器设计的调整指南

假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!你是否试过伽马优化参数?

测试测量
2017-03-15

滤波器 pll
PLL回路滤波器设计的调整指南

假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!你是否试过伽马优化参数?

模拟
2017-03-06

回路滤波器伽马 pll

首页上一页 1 2 3 4 5 6 7 8 9 10 下一页尾页

PLL

【应用篇】Spectrum View在电源网络调试及PLL故障诊断场景的应用

SAM4E单片机之旅——10、UART与MCK之PLL

ARM7单片机（学习ing）—（KZ）、PLL（锁相环）—01

小数分频与快锁芯片ADF4193的原理与应用

为微控制器增加PWM/模拟通道的方法

锁相环中YTO自校准技术的应用

基于锁相环的频率合成电路设计

基于DDS+PLL的LFM探地雷达信号产生器设计与实现

信号链基础知识#54 谁是音频时钟的“老板”，谁是主，谁又是从呢？

基于DSP内嵌PLL中的CMOS压控环形振荡器设计

LM3S1138入门7，PLL（锁相环）设置系统时钟

逻辑分析仪我也DIY（三）—PLL后复位问题

Q2230+PLL实现的频率合成器

DDS+PLL频率合成技术与应用

运用在PLL上LC谐振频率的测试原理

FPGA学习：PLL分频计数的LED闪烁实例

LC谐振频率的测试方法和基本原理

用 PLL 实现超快频率切换

PLL回路滤波器设计的调整指南

PLL回路滤波器设计的调整指南

相关标签

关注此标签的用户(人)

热门活动

课程视频